本文對基于FPGA的液晶顯示控制系統的設計與實現進行了研究。設計中從LCD技術參數著手，通過對顯示驅動系統結構與工作原理的研究，設計出顯示控制系統的框圖及各功能模塊的VHDL程序，通過單片機系統配置FPGA芯片，控制LCD顯示相應的漢字和圖形。LCD顯示控制系統由顯示控制電路、顯示驅動電路和相關外圍輔助電路組成。顯示控制電路從電路中各個功能模塊所需要的控制時序信號出發，通過對其工作過程的研究，設計出控制器、RAM控制器等各功能模塊。顯示驅動電路從LCD工作所需要的掃描時序信號出發，設計出時序發生電路等各功能模塊。所有的VHDL程序通過了MAX+PLUS—II軟件實現編譯及仿真后，在實際的硬件中調試通過。
上傳時間： 2013-04-24
上傳用戶：asasasas
EDA卷積碼編解碼器實現技術針對某擴頻通信系統數據糾錯編碼的需要, 構造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +
上傳時間： 2013-07-18
上傳用戶：ynwbosss
伴隨高速DSP技術的廣泛應用，實時快速可靠地進行數字信號處理成為用戶追求的目標。同時，由于可編程器件在速度和集成度方面的飛速提高，使得利用硬件實現數字信號實時快速可靠處理有了新的途徑。 FIR濾波器是數字信號處理中常用部件，它的最大優點在于：設計任何幅頻特性時，可以具有嚴格的線性相位，這一點對數字信號的實時處理非常關鍵。 FPGA是常用的可編程器件，它所具有的查找表結構非常適用于實現實時快速可靠的FIR濾波器，在加上VHDL語言靈活的描述方法以及與硬件無關的特點，使得使用VHDL語言基于FPGA芯片實現FIR濾波器成為研究的方向。 本文對基于FPGA的FIR數字濾波器實現進行了研究，并設計了一個16階的FIR低通濾波器。所做的主要工作為： 1.以FIR數字濾波器的基本理論為依據，使用分布式算法作為濾波器的硬件實現算法，并對其進行了詳細的討論。針對分布式算法中查找表規模過大的缺點，采用多塊查找表的方式減小硬件規模。 2.在設計中采用了自頂向下的層次化、模塊化的設計思想，將整個濾波器劃分為多個模塊，利用VHDL語言的描述方法進行了各個功能模塊的設計，最終完成了FIR數字濾波器的系統設計。 3.采用FLEX10K系列器件實現一個16階的FIR低通濾波器的設計實例，用MAX+PLUSII軟件進行了仿真，并用MATLAB對仿真結果進行了分析，證明所設計的FIR數字濾波器功能正確。 仿真結果表明，本論文所設計的FIR濾波器硬件規模較小，采樣率達到了17.73MHz。同時只要將查找表進行相應的改動，就能分別實現低通、高通、帶通FIR濾波器，體現了設計的靈活性。
上傳時間： 2013-04-24
上傳用戶：zdluffy
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前，常用的頻率合成技術有直接式頻率合成，鎖相頻率合成和直接數字頻率合成(DDS)。本次設計是利用FPGA完成一個DDS系統并利用該系統實現模擬信號的數字化調頻。 DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括：相位累加器，可在時鐘的控制下完成相位的累加；相位碼—幅度碼轉換電路，一般由ROM實現；DA轉換電路，將數字形式的幅度碼轉換成模擬信號。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號，也可以通過改變相位字改變信號的相位，因此也廣泛用于數字調頻和調相。本次數字化調頻的基本思想是利用AD轉換電路將模擬信號轉換成數字信號，同時用該數字信號與一個固定的頻率字累加，形成一個受模擬信號幅度控制的頻率字，從而獲得一個頻率受模擬信號的幅度控制的正弦波，即實現了調頻。該DDS數字化調頻方案的硬件系統是以FPGA為核心實現的。使用Altera公司的ACEX1K系列FPGA，整個系統由VHDL語言編程，開發軟件為MAX+PLUSⅡ。經過實際測試，該系統在頻率較低時與理論值完全符合，但在高頻時，受器件速度的限制，波形有較大的失真。
上傳時間： 2013-06-14
上傳用戶：ljt101007
對于內燃機控制應用而言，AUDO MAX系列可以為每個缸單獨計算最理想的空燃比和確定最佳燃油噴射量和點火時間。AUDO MAX系列的全面安全特性支持動力總成和底盤應用實現更高安全水平，例如連續減震控制系統。此外，AUDO MAX還十分適用于采用線控技術的車輛的自動變速箱控制。
標簽： Infineon
上傳時間： 2013-04-24
上傳用戶：asasasas
英飛凌科技股份公司近日推出適用于汽車動力總成和底盤應用的全新AUDO MAX系列32位微控制器。AUDO MAX系列可為發動機管理系統滿足歐5和歐6排放標準提供支持，使電動汽車的動力總成功能實現電氣化。AUDO MAX系列的主要特性包括：高達300MHz的最大時鐘頻率、SENT和FlexRay?等高速接口以及利用PRO-SIL?特性為先進安全設計提供全面支持。此外，這種全新的微控制器適用于在高達170°C*的溫度條件下使用。AUDO MAX系列以TriCore?處理器架構為基礎，采用90納米工藝制造。
標簽： Fairchild
上傳時間： 2013-05-24
上傳用戶：CHINA526
在電力現代化建設中，提高發電機發電效率是其中重要的一環，氫氣作為導熱性冷卻介質廣泛的應用于發電設備，作為冷卻劑，它可以有效地提高其發電效率，但它又是一種易燃易爆氣體，所以使氫氣參數處于正常范圍，保證發電機高效、安全正常工作就變得至關重要，因此對氫氣參數進行實時監測有著重要的意義。 本論文研究和開發了基于ARM和CPLD的氫氣參數監測系統，首先簡要的分析了氫冷發電機系統對氫氣參數進行監測的必要性以及當前電力系統氫氣參數監控系統的發展情況。然后提出了一種利用無線通信手機短消息業務SMS、工控總線Modbus通信協議和RR485總線、SD卡海量存儲等技術實現發電機系統多氫氣參數的現場實時監測系統的設計方案。該方案以功能強大的ARM處理器作為系統的核心。采用高精度的16位AD轉換芯片，并使用兩種濾波算法的結合對信號進行數字濾波，滿足系統對氫氣參數采集精度的要求。同時系統結合CPLD技術，用于解決系統內微控器I/O口不足以及SD卡驅動的問題，本論文采用一片CPLD擴展I/O口，每一個擴展的I/O口都分配固定的地址，ARM微控器可以通過外部總線控制擴展I/O口的輸出電平。SD卡(Secure Digital Memory Card)中文翻譯為安全數碼卡，是一種基于半導體快閃記憶器的新一代記憶設備，具有低成本，大容量的特點，系統的歷史數據存儲使用了SD卡作為存儲介質，系統并沒有直接使用ARM處理器讀寫SD卡，而是使用了擁有1270個邏輯單元的MAXⅡ1270 CPLD來驅動SD卡，在CPLD中使用VHDL語言設計了SD卡的總線協議，外部總線接口，SRAM的讀寫時序等，這樣既可以提高微處理器SD卡的讀寫速度，增強微處理器程序的移植性，又可以簡化微處理器讀寫SD卡的步驟并減少微處理器的負擔。 本論文的無線數據傳輸采用GSM無線通信技術的SMS業務遠傳現場數據，設計了GSM模塊的軟件硬件，實現了報警等數據的無線傳輸，系統的有線傳輸采用了基于Modbus通信協議的RS485總線通信方式，采用這兩種通信方式使系統的通信更加靈活、可靠。本論文最后分析了系統的不足并且提出了具體的改進方向。
上傳時間： 2013-05-26
上傳用戶：emouse
本文以Turbo碼譯碼器的FPGA實現為目標，對Turbo碼的迭代譯碼算法及用硬件語言實現其譯碼算法進行了深入研究。 本文首先在理論上對Turbo碼的編譯碼原理進行了深入的研究，并用C語言對其MAP譯碼算法進行了驗證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對MAP譯碼性能起著重要影響的參數也用C程序做了仿真對比。 最后，考慮到硬件實現的簡化，MAX-Log-MAP算法成為了本文的硬件實現方案。本文采用了模塊化設計，在對各個模塊進行設計的基礎上提出了一些改進的方案，對Turbo碼編碼器設計中的同步問題進行了改進，對分塊并行Turbo碼譯碼算法的硬件實現進行了研究。在設計中綜合運用了“自頂向下”和“自下而上”的設計方去，通過功能模塊分割，合理設置系統參數，并通過模塊之間的參數傳遞，使Turbo碼編譯碼器具有較好的靈活性。
上傳時間： 2013-04-24
上傳用戶：wengtianzhu
在通信系統中，人們一直致力于信息傳輸的有效性和可靠性的研究，信道糾錯編碼技術一直是人們研究的重點。1993年，Turbo碼的提出，以其接近Shannon極限的優異的譯碼性能在編碼界引起了轟動，并成為研究糾錯編碼的熱點課題。經過十幾年的研究和發展，目前，Turbo碼已經走向了實用化的道路，如何用硬件實現有效的Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現Turbo碼譯碼器為研究目標，首先分析了Turbo碼的基本編譯碼原理和3GPP標準的Turbo碼編碼結構和交織算法。然后重點分析了MAP譯碼算法，Log-MAP譯碼算法和：Max-Log-MAP譯碼算法，并對三種譯碼算法進行了詳細的理論推導和計算復雜度的定量分析比較，對影響Turbo碼譯碼性能的主要因素進行了MATLB仿真分析。 論文在深入分析比較上述三種譯碼算法的基礎之上，選擇Max-Log-MAP譯碼算法進行了Turbo碼譯碼器的FPGA設計實現。主要針對FPGA實現的數據量化、定點數據表示方式、Max-Log-MAP算法子譯碼器關鍵運算單元的FPGA設計和基于3GPP標準的Turbo碼譯碼器的內交織的FPGA設計進行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設計實現，并利用ModelSim和MATLAB分別對譯碼器進行了功能時序驗證和FPGA定點仿真測試。
上傳時間： 2013-07-09
上傳用戶：caixiaoxu26
隨著電子技術和EDA技術的發展,大規模可編程邏輯器件PLD(Programmable Logic Device)、現場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規模集成電路芯片,實現計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優點,而且還具有獨特的用戶可編程能力,從而實現計算機系統的功能重構.該課題以Altera公司FPGA(FLEX10K)系列產品為載體,在MAX+PLUSⅡ開發環境下采用VHDL語言,設計并實現了計算機可編程并行接芯片8255的功能.設計采用VHDL的結構描述風格,依據芯片功能將系統劃分為內核和外圍邏輯兩大模塊,其中內核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
