專輯類-網絡及電腦相關專輯-114冊-4.31G 微星865PE-Neo2-V主板使用手冊-SC6788v2.0.pdf
上傳時間： 2013-04-24
上傳用戶：dreamboy36
用一片CPLD實現數字鎖相環,用VHDL或V語言
上傳時間： 2013-05-27
上傳用戶：hewenzhi
Dev-C++是一個Windows下的C和C++程序的集成開發環境。它使用MingW32/GCC編譯器，遵循C/C++標準。開發環境包括多頁面窗口、工程編輯器以及調試器等，在工程編輯器中集合了編輯器、編譯器、連接程序和執行程序，提供高亮度語法顯示的，以減少編輯錯誤
標簽： Dev
上傳時間： 2013-07-31
上傳用戶：3233
TMS320C32 CPU DEV Board
上傳時間： 2013-09-09
上傳用戶：781354052
當今電子系統如高端處理器及記憶體，對電源的需求是趨向更低電壓、更高電流的應用。同時、對負載的反應速度也要提高。因此功率系統工程師要面對的挑戰，是要設計出符合系統要求的細小、價廉但高效率的電源系統。而這些要求都不是傳統功率架構能夠完全滿足的。Vicor提出的分比功率架構(Factorized Power Architecture FPA)以及一系列的整合功率元件，可提供革命性的功率轉換方案，應付以上提及的各項挑戰。這些功率元件稱為V•I晶片。
上傳時間： 2013-11-15
上傳用戶：yan2267246
The MAX3243E device consists of three line drivers, five line receivers, and a dual charge-pump circuit with±15-kV ESD (HBM and IEC61000-4-2, Air-Gap Discharge) and ±8-kV ESD (IEC61000-4-2, Contact Discharge)protection on serial-port connection pins. The device meets the requirements of TIA/EIA-232-F and provides theelectrical interface between an asynchronous communication controller and the serial-port connector. Thiscombination of drivers and receivers matches that needed for the typical serial port used in an IBM PC/AT, orcompatible. The charge pump and four small external capacitors allow operation from a single 3-V to 5.5-Vsupply. In addition, the device includes an always-active noninverting output (ROUT2B), which allowsapplications using the ring indicator to transmit data while the device is powered down. The device operates atdata signaling rates up to 250 kbit/s and a maximum of 30-V/ms driver output slew rate.
標簽： MULTICHANNEL 5.5 TO RS
上傳時間： 2013-10-19
上傳用戶：ddddddd
SPMC75F2413A在三相交流感應電機的開環V/F控制的應用:系統輸入電源電壓為AC110V/AC220V，經全波整流后供系統使用。系統使用Sunplus公司的SPMC75F2413A產生AC三相異步電機的VVVF控制所需的SPWM信號,并完成系統控制。使用三菱公司的智能功率模塊PS21865實現電機的功率驅動。在AC220V輸入時，系統最大能驅動1.5KW的負載。系統的變頻區間為2Hz~200Hz。
上傳時間： 2013-11-06
上傳用戶：924484786
本文主要介紹Cyclone V FPGA的一個很明顯的特性，也可以說是一個很大的優勢，即：采用低功耗28nm FPGA減少總系統成本
上傳時間： 2013-10-26
上傳用戶：huxiao341000
Arria V系列 FPGA芯片基本描述 （1）28nm FPGA，在成本、功耗和性能上達到均衡； （2）包括低功耗6G和10G串行收發器； （3）總功耗比6G Arria II FPGA低40%； （4）豐富的硬核IP模塊，提高了集成度 （5）目前市場上支持10.3125Gbps收發器技術、功耗最低的中端FPGA。
上傳時間： 2013-10-26
上傳用戶：wsq921779565
本文是基于Arria V和Cyclone V精度可調DSP模塊的高性能DSP應用與實現（英文資料）
上傳時間： 2014-12-28
上傳用戶：CHINA526
