為了滿足外圍設(shè)備之間、外圍設(shè)備與主機(jī)之間高速數(shù)據(jù)傳輸，Intel公司于1991年提出PCI(Peripheral CoMPonent Interconnect)總線的概念，即周邊器件互連。因?yàn)镻CI總線具有極高的數(shù)據(jù)傳輸率，所以在數(shù)字圖形、圖像和語(yǔ)音處理以及高速數(shù)據(jù)采集和處理等方面得到了廣泛的應(yīng)用。 本論文首先對(duì)PCI總線協(xié)議做了比較深刻的分析，從設(shè)計(jì)要求和PCI總線規(guī)范入手，采用TOP-DOWN設(shè)計(jì)方法完成了PCI總線接口從設(shè)備控制器FPGA設(shè)計(jì)的功能定義：包括功能規(guī)范、性能要求、系統(tǒng)環(huán)境、接口定義和功能描述。其次從簡(jiǎn)化設(shè)計(jì)、方便布局的角度考慮，完成了系統(tǒng)的模塊劃分。并結(jié)合設(shè)計(jì)利用SDRAM控制器來(lái)驗(yàn)證PCI接口電路的性能。 然后通過(guò)PCI總線接口控制器的仿真、綜合及硬件驗(yàn)證的描述介紹了用于FPGA功能驗(yàn)證的硬件電路系統(tǒng)的設(shè)計(jì)，驗(yàn)證系統(tǒng)方案的選擇，并描述了PCI總線接口控制器的布局布線結(jié)果以及硬件驗(yàn)證的電路設(shè)計(jì)和調(diào)試方法。通過(guò)編寫測(cè)試激勵(lì)程序完成了功能仿真，以及布局布線后的時(shí)序仿真，并設(shè)計(jì)了PCB實(shí)驗(yàn)板進(jìn)行測(cè)試，證明所實(shí)現(xiàn)的PCI接口控制器完成了要求的功能。 最后，介紹了利用驅(qū)動(dòng)程序開(kāi)發(fā)工具DDK軟件進(jìn)行軟件設(shè)計(jì)與開(kāi)發(fā)的過(guò)程。完成系統(tǒng)設(shè)計(jì)及模塊劃分后，使用硬件描述語(yǔ)言(VHDL)描述系統(tǒng)，并驗(yàn)證設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-07-15
上傳用戶：1134473521
PCI（Peripheral CoMPonent Interconnect）局部總線是微型計(jì)算機(jī)中處理器、存儲(chǔ)器與外圍控制部件、擴(kuò)展卡之間的互連接口，由于其速度快、可靠性高、成本低、兼容性好等特點(diǎn)，在各種計(jì)算機(jī)總線標(biāo)準(zhǔn)占有重要地位，基于PCI標(biāo)準(zhǔn)的接口設(shè)計(jì)已經(jīng)成為相關(guān)項(xiàng)目開(kāi)發(fā)中的一個(gè)重要的選擇。 目前，現(xiàn)場(chǎng)可編程門陣列FPGA（Field Programmable Gates）得到了廣泛應(yīng)用。由于其具有規(guī)模大，開(kāi)發(fā)過(guò)程投資小，可反復(fù)編程，且支持軟硬件協(xié)同設(shè)計(jì)等特點(diǎn)，因此已逐步成為復(fù)雜數(shù)字硬件電路設(shè)計(jì)的首選。 PCI接口的開(kāi)發(fā)有多種方法，主要有兩種：一是使用專用接口芯片，二是使用可編程邏輯器件，如FPGA。本論文基于成本和實(shí)際需要的考慮，采用第二種方法進(jìn)行設(shè)計(jì)。 本論文采用自上而下（Top-To-Down）和模塊化的設(shè)計(jì)方法，使用FPGA和硬件描述語(yǔ)言（VHDL和Verilog HDL）設(shè)計(jì)了一個(gè)PCI接口核，并通過(guò)自行設(shè)計(jì)的試驗(yàn)板對(duì)其進(jìn)行驗(yàn)證。為使設(shè)計(jì)準(zhǔn)確可靠，在具體模塊的設(shè)計(jì)中廣泛采用流水線技術(shù)和狀態(tài)機(jī)的方法。 論文最終設(shè)計(jì)完成了一個(gè)33M32位的PCI主從接口，并把它作為以NIOSⅡ?yàn)楹诵牡腟OPC片內(nèi)外設(shè)，與通用計(jì)算機(jī)成功進(jìn)行了通訊。 論文對(duì)PCI接口進(jìn)行了功能仿真，仿真結(jié)果和PCI協(xié)議的要求一致，表明本論文設(shè)計(jì)正確。把設(shè)計(jì)下載進(jìn)FPGA芯片EP2C8Q208C7之后，論文給出了使用SIGNALTAPⅡ觀察到的信號(hào)實(shí)際波形，波形顯示PCI接口能夠滿足本設(shè)計(jì)中系統(tǒng)的需要。本文最后還給出試驗(yàn)板的具體設(shè)計(jì)步驟及驅(qū)動(dòng)程序的安裝。
標(biāo)簽： FPGA PCI 接口的設(shè)計(jì)
上傳時(shí)間： 2013-07-28
上傳用戶：372825274
Many CAD users dismiss schematic capture as a necessary evil in the process of creating\r\nPCB layout but we have always disputed this point of view. With PCB layout now offering\r\nautomation of both CoMPonent placement and track routing, getting the des
標(biāo)簽： schematic necessary creating dismiss
上傳時(shí)間： 2013-09-25
上傳用戶：baiom
This document was developed under the Standard Hardware and Reliability Program (SHARP) TechnologyIndependent Representation of Electronic Products (TIREP) project. It is intended for use by VHSIC HardwareDescription Language (VHDL) design engineers and is offered as guidance for the development of VHDL modelswhich are compliant with the VHDL Data Item Description (DID DI-EGDS-80811) and which can be providedto manufacturing engineering personnel for the development of production data and the subsequent productionof hardware. Most VHDL modeling performed to date has been concentrated at either the CoMPonent level orat the conceptual system level. The assembly and sub-assembly levels have been largely disregarded. Under theSHARP TIREP project, an attempt has been made to help close this gap. The TIREP models are based upon lowcomplexity Standard Electronic Modules (SEM) of the format A configuration. Although these modules are quitesimple, it is felt that the lessons learned offer guidance which can readily be applied to a wide range of assemblytypes and complexities.
標(biāo)簽： Modelling Guide Navy VHDL
上傳時(shí)間： 2014-12-23
上傳用戶：xinhaoshan2016
Abstract: This application note describes how to design boost converters using the MAX17597 peakcurrent-mode controller. Boost converters can be operated in discontinuous conduction mode (DCM) orcontinuous conduction mode (CCM). This operating mode can affect the CoMPonent choices, stress levelin power devices, and controller design. Formulas for calculating CoMPonent values and ratingsare alsopresented.
標(biāo)簽： 17597 MAX 如何設(shè)計(jì) 升壓轉(zhuǎn)換器
上傳時(shí)間： 2013-11-16
上傳用戶：zcs023047
Abstract: It is incredible how many programmable logic controls (PLCs) around us make our modern life possible and pleasant.Machines in our homes heat and cool our air and water, as well as preserve and cook our food. This tutorial explains the importanceof PLCs, and describes how to choose CoMPonent parts using the parametric tools on the Maxim's website.A similar version of this article was published February 29, 2012 in John Day's Automotive Electronic News.
上傳時(shí)間： 2013-11-10
上傳用戶：liaocs77
The LT®6552 is a specialized dual-differencing 75MHzoperational amplifier ideal for rejecting common modenoise as a video line receiver. The input pairs are designedto operate with equal but opposite large-signal differencesand provide exceptional high frequency commonmode rejection (CMRR of 65dB at 10MHz), therebyforming an extremely versatile gain block structure thatminimizes CoMPonent count in most situations. The dualinput pairs are free to take on independent common modelevels, while the two voltage differentials are summedinternally to form a net input signal.
上傳時(shí)間： 2014-12-23
上傳用戶：13691535575
This unique guide to designing digital VLSI circuits takes a top-down approach, reflecting the natureof the design process in industry. Starting with architecture design, the book explains the why andhow of digital design, using the physics that designers need to know, and no more.Covering system and CoMPonent aspects, design verification, VHDL modelling, clocking, signalintegrity, layout, electricaloverstress, field-programmable logic, economic issues, and more, thescope of the book is singularly comprehensive.
標(biāo)簽： Integrated Digital Circuit Design
上傳時(shí)間： 2013-11-04
上傳用戶：life840315
PCB 被動(dòng)組件的隱藏特性解析 傳統(tǒng)上，EMC一直被視為「黑色魔術(shù)（black magic）」。其實(shí)，EMC是可以藉由數(shù)學(xué)公式來(lái)理解的。不過(guò)，縱使有數(shù)學(xué)分析方法可以利用，但那些數(shù)學(xué)方程式對(duì)實(shí)際的EMC電路設(shè)計(jì)而言，仍然太過(guò)復(fù)雜了。幸運(yùn)的是，在大多數(shù)的實(shí)務(wù)工作中，工程師并不需要完全理解那些復(fù)雜的數(shù)學(xué)公式和存在于EMC規(guī)范中的學(xué)理依據(jù)，只要藉由簡(jiǎn)單的數(shù)學(xué)模型，就能夠明白要如何達(dá)到EMC的要求。本文藉由簡(jiǎn)單的數(shù)學(xué)公式和電磁理論，來(lái)說(shuō)明在印刷電路板（PCB）上被動(dòng)組件（passiveCoMPonent）的隱藏行為和特性，這些都是工程師想讓所設(shè)計(jì)的電子產(chǎn)品通過(guò)EMC標(biāo)準(zhǔn)時(shí)，事先所必須具備的基本知識(shí)。導(dǎo)線和PCB走線導(dǎo)線（wire）、走線（trace）、固定架……等看似不起眼的組件，卻經(jīng)常成為射頻能量的最佳發(fā)射器（亦即，EMI的來(lái)源）。每一種組件都具有電感，這包含硅芯片的焊線（bond wire）、以及電阻、電容、電感的接腳。每根導(dǎo)線或走線都包含有隱藏的寄生電容和電感。這些寄生性組件會(huì)影響導(dǎo)線的阻抗大小，而且對(duì)頻率很敏感。依據(jù)LC 的值（決定自共振頻率）和PCB走線的長(zhǎng)度，在某組件和PCB走線之間，可以產(chǎn)生自共振（self-resonance），因此，形成一根有效率的輻射天線。在低頻時(shí)，導(dǎo)線大致上只具有電阻的特性。但在高頻時(shí)，導(dǎo)線就具有電感的特性。因?yàn)樽兂筛哳l后，會(huì)造成阻抗大小的變化，進(jìn)而改變導(dǎo)線或PCB 走線與接地之間的EMC 設(shè)計(jì)，這時(shí)必需使用接地面（ground plane）和接地網(wǎng)格（ground grid）。導(dǎo)線和PCB 走線的最主要差別只在于，導(dǎo)線是圓形的，走線是長(zhǎng)方形的。導(dǎo)線或走線的阻抗包含電阻R和感抗XL = 2πfL，在高頻時(shí)，此阻抗定義為Z = R + j XL j2πfL，沒(méi)有容抗Xc = 1/2πfC存在。頻率高于100 kHz以上時(shí)，感抗大于電阻，此時(shí)導(dǎo)線或走線不再是低電阻的連接線，而是電感。一般而言，在音頻以上工作的導(dǎo)線或走線應(yīng)該視為電感，不能再看成電阻，而且可以是射頻天線。
標(biāo)簽： PCB 被動(dòng)組件
上傳時(shí)間： 2013-10-09
上傳用戶：時(shí)代將軍
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. CoMPonent SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
