fpga開發板電路圖有10多種fpga開發板電路圖，供下載。 Cyclone II EP2C20 原理圖.pdf
上傳時間： 2014-05-25
上傳用戶：smallfish
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作為核心器件構成了R-S（255，223）編碼系統；利用Quartus II 9.0作為硬件仿真平臺，用硬件描述語言Verilog_HDL實現編程，并且通過JTAG接口與EP3C10連接。R-S（Reed-Solomon）碼是一類糾錯能力很強的特殊的非二進制BCH碼，能應對隨機性和突發性錯誤，廣泛應用于各種通信系統中和保密系統中。R-S（255，223）碼能夠檢測32字節長度和糾錯16字節長度的連續數據錯誤信息。
標簽： CycloneIII RS編碼
上傳時間： 2013-11-07
上傳用戶：exxxds
為解決目前高速信號處理中的數據傳輸速度瓶頸以及傳輸距離的問題，設計并實現了一種基于FPGA 的高速數據傳輸系統，本系統借助Altera Cyclone III FPGA 的LVDS I/O 通道產生LVDS 信號，穩定地完成了數據的高速、遠距離傳輸。系統所需的8B/10B 編解碼、數據時鐘恢復(CDR)、串/并行轉換電路、誤碼率計算模塊均在FPGA 內利用VHDL 語言設計實現，大大降低了系統互聯的復雜度和成本，提高了系統集成度和穩定性。
上傳時間： 2013-10-30
上傳用戶：zhishenglu
隨著混沌理論應用于產生偽隨機序列的發展，用現場可編程邏輯門陣列實現了基于TD—ERCS混沌的偽隨機序列發生器．為了便于硬件實現并減少硬件占用資源．對原算法(即基于TD—ERCS構造偽隨機序列發生器的算法)進行了適當改進，密鑰空間縮減到2⋯．設計采用雙精度浮點運算，選用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系統仿真實驗．系統的硬件電路占用17716個邏輯單元，占芯片資源88％，工作頻率50 MHz，EPRS產生速率10 Mbps．
上傳時間： 2013-10-28
上傳用戶：crazyer
一種采用Altera Cyclone Ⅲ FPGA將標準清晰度電視(SDTV)轉換成高清晰度電視(HDTV)的方法.用圖像插值技術,充分利用了原始圖像,實現視頻格式水平方向上行內像素點的增加及垂直方向上行數的提升,滿足高清晰度電視格式的標準輸出.整個上變換模塊的復雜度低,易于硬件實現,完成了專用格式轉換芯片的功能,在工程應用中有利于提高系統的集成度和靈活性.
上傳時間： 2013-11-22
上傳用戶：lansedeyuntkn
針對測控系統中設備分散，檢測環境惡劣的情況，設計了一種基于SOPC的以太網遠程數據采集系統。系統采樣基于NiosⅡ軟核的SOPC架構，以μC/OS-Ⅱ嵌入式實時操作系統為軟件運行平臺，以LWIP為以太網通信協議，實現了遠程數據采集和以太網傳輸及控制。整個系統在CycloneⅡEP2C35開發板上實現并通過驗證，實驗結果滿足設計要求并具有較好的應用前景。
上傳時間： 2014-12-29
上傳用戶：liansi
為了實現某生產線上MCU的數據采集，設計了一種基于FPGA和UART的數據采集系統，并完成系統的軟硬件設計。整個設計完全采用硬件邏輯VHDL語言，集成在一枚Altera的Cyclone芯片內，設計了單片機總線與FPGA接口邏輯，數據緩存的雙端口RAM、FIFO和UART串行發送模塊。通過仿真和實際應用證明系統的準確性，該方法和理念具有一定的通用性，為數據采集系統的設計提供了一個新思路，使系統更緊湊，易維護，更可靠。
上傳時間： 2013-10-11
上傳用戶：lliuhhui
核心板配置 核心板配置癿FPGA芯片是Cyclone II系列癿EP2C8Q208C，具有8256個LEs，36個M4K RAM blocks (4Kbits plus 512 parity bits)，同時具有165,888bit癿RAM，支持18個Embedded multipliers和2個PLL，資源配備十分豐富。實驗證明，返款芯片在嵌入NIOS II軟核將黑釐開収板癿所有外謳全部跑起來，僅占全部資源癿70-80% ; 核心板同時配備了64Mbit癿SDRAM，對亍運行NIOS軟核提供了有力癿保障，返款芯片為時鐘頻率有143MHz，實驗證明，NIOS II軟核主頻可以平穩運行120MHz，速度迓是相當忚癿; 16Mbit癿配置芯片也為返款核心板增色丌少，丌僅可以存儲配置信息，同時迓可以實現NIOS II軟件程序存儲，你編寫癿程序再大也沒有后頊乀憂了。 20M癿有源晶振也是必丌可少癿，他是整個系統癿時鐘源泉;4個LED對亍調試來說更是提供了徑多方便;復位按鍵，重新配置按鍵，配置指示燈一個也丌能少;同時支持AS模式和JTAG模式; 除此以外，核心板一個更大的特點是它可以獨立亍底板單獨運行，為此配備了5V癿電源接口，高質量癿紅色開關，為了安全迓加入了自恢復保險絲。當然擴展口是丌能少癿，除了SDRAM占用癿38個IO口外，其他100個IO全部擴展出來，為大家可以迕行自我擴展實驗做好了充分癿準備。 四、 下擴展板配置 為了讓FPGA収揮它癿強大功能，黑釐開収板為其謳計一款資源豐富癿下擴展板(乀所以叨下擴展板，是因為我們后續迓會有上擴展板)。下面我們就來簡單介終一下下擴展板癿資源配置。 支持網絡功能，配置ENC28J60網口芯片。ENC28J60是Microchip Technology(美國微芯科技公司)推出癿28引腳獨立以太網控刢器。目前市場上大部分以太網控刢器癿封裝均赸過80引腳，而符吅IEEE 802.3協議癿ENC28J60叧有28引腳，既能提供相應癿功能，又可以大大簡化相關謳計，減小空間; 支持USB功能，配置CH376芯片。CH376 支持USB 謳備方式和USB 主機方式，幵丏內置了USB 途訊協議癿基本固件，內置了處理Mass-Storage海量存儲謳備癿與用途訊協議癿固件，內置了SD 卡癿途訊接口固件，內置了FAT16和FAT32 以及FAT12 文件系統癿管理固件，支持常用癿USB 存儲謳備(包括U 盤/USB 硬盤/USB 閃存盤/USB 讀卡器)和SD 卡(包括標準容量SD 卡和高容量HC-SD 卡以及協議兼容癿MMC 卡和TF 卡); 支持板載128*64的點陣LCD。ST7565P控刢芯片，內置DC/DC電路，途過軟件調節對比度。該芯片支持，幵口和串口丟種方式;
上傳時間： 2013-11-23
上傳用戶：ouyangtongze
基于Nios-II設計和實現了支持PSTN網絡、Internet網絡的雙網傳真機系統，利用FPGA實現了傳真機系統的多個電路模塊，包括A/D采樣控制邏輯、二值化圖像處理模塊、MH編碼模塊、MH譯碼模塊和CIS掃描、TPH打印、電機控制模塊。基于μC/OS-II、Niche TCP/IP實現了T30協議通信、非實時網絡傳真通信、Tiff文件創建、Tiff文件解析模塊。使用Altera Cyclone EP1C20開發板實現和驗證了整機系統，經過軟硬件聯調，達到了系統設計指標和功能。
上傳時間： 2013-11-13
上傳用戶：xwd2010
在數字濾波器中，FIR濾波器是一種結構簡單且總是穩定的濾波器，同時也只有FIR濾波器擁有線性相位的特性。傳統的直接型濾波器運算速度過慢，而改進型的DA結構的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節約的整體優化。本文提出了一種基于RAG算法的FIR濾波器，與傳統的基于DA算法的濾波器結構的濾波器相比，RAG算法簡化了FIR濾波器乘法模塊的結構，減少了邏輯資源的消耗和硬件實現面積，提高了計算速度。本文設計的16階FIR濾波器用VerilogHDL進行描述，并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實驗表明基于RAG算法的FIR濾波器達到了邏輯資源的節約和運算速度的提高的整體優化效果。
上傳時間： 2014-01-02
上傳用戶：waizhang
