亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Cyclone

  • 基于 FPGA 的 SDTV-HDTV 轉(zhuǎn)換的研究與設(shè)計

    一種采用Altera Cyclone Ⅲ FPGA將標準清晰度電視(SDTV)轉(zhuǎn)換成高清晰度電視(HDTV)的方法.用圖像插值技術(shù),充分利用了原始圖像,實現(xiàn)視頻格式水平方向上行內(nèi)像素點的增加及垂直方向上行數(shù)的提升,滿足高清晰度電視格式的標準輸出.整個上變換模塊的復(fù)雜度低,易于硬件實現(xiàn),完成了專用格式轉(zhuǎn)換芯片的功能,在工程應(yīng)用中有利于提高系統(tǒng)的集成度和靈活性.

    標簽: SDTV-HDTV FPGA 轉(zhuǎn)換

    上傳時間: 2013-11-19

    上傳用戶:jokey075

  • 基于嵌入式機器視覺控制系統(tǒng)的研究

      論文以Altera公司的Cyclone II系列EP2CSQ208為核心芯片,構(gòu)建基于FPGA的SOPC嵌入式硬件平臺,并以此平臺為基礎(chǔ)深入研究SOPC嵌入式系統(tǒng)的硬件設(shè)計和軟件開發(fā)方法,詳細測試和驗證系統(tǒng)存儲模塊和外圍模塊。同時以嵌入式處理器IP核NioslI為核心,設(shè)計出基于NioslI的視覺控制軟件。在應(yīng)用中引入pc/os.II實時操作系統(tǒng),介紹了實時操作系統(tǒng)I_tc/OS.II的相關(guān)概念和移植方法,設(shè)計了相關(guān)底層軟件及軌跡圖像識別算法,將具體應(yīng)用程序劃分成多個任務(wù),最終實現(xiàn)了視覺圖像的實時處理及小車的實時控制。   在本設(shè)計中,圖像采集部分利用SAA7111A視頻解碼芯片完成視頻信號的采集,利用FPGA完成復(fù)雜高速的邏輯控制及時序設(shè)計,將采集的數(shù)字視頻信號存儲在外擴存儲器SRAM中,以供后續(xù)圖像處理。   在構(gòu)建NioslI CPU時,自定制了SRAM控制器、irda紅外接口、OC i2c接口、PWM接口和VGA顯示接口等相關(guān)外設(shè)組件,提供了必要的人機及控制接口,方便系統(tǒng)的控制及調(diào)試。

    標簽: 嵌入式機器視覺 控制系統(tǒng)

    上傳時間: 2013-11-13

    上傳用戶:chenhr

  • 利用帶有I2C總線接口的日歷時鐘芯片DS1337

    利用帶有I2C總線接口的日歷時鐘芯片DS1337,在NIOS II嵌入式系統(tǒng)平臺上實現(xiàn)一個實時時鐘,并可在顯示器上顯示出預(yù)置的時分秒。硬件平臺為Altera的Cyclone II版Nios II開發(fā)環(huán)境

    標簽: 1337 I2C DS 總線接口

    上傳時間: 2013-12-19

    上傳用戶:獨孤求源

  • 在利用Verilog在FPGA平臺上輸出正弦波

    在利用Verilog在FPGA平臺上輸出正弦波,實現(xiàn)芯片為Cyclone II 484C8,有管腳分配

    標簽: Verilog FPGA 輸出 正弦波

    上傳時間: 2015-11-29

    上傳用戶:ainimao

  • 這是一個fft的IP核

    這是一個fft的IP核,安裝要求為quartus6.0以上。解壓安裝后可在quartus里例化使用,元件主要為Cyclone和stratix,最大支持1024點的轉(zhuǎn)換。

    標簽: fft IP核

    上傳時間: 2013-12-24

    上傳用戶:chenlong

  • this a pack include source code for quartus 2. It is an implementation of the LC2. The LC-2 compu

    this a pack include source code for quartus 2. It is an implementation of the LC2. The LC-2 computer is described in Introduction to Computing Systems from Bits & Gates to C & Beyond by Yale Patt and Sanjay Patel, McGraw Hill, 2001. The LC2 model can be run as a simulation or downloaded to the UP3 in a larger model, TOP_LC2 that adds video output. Push buttons reset and single step the processor and a video output display of registers is generated. This state machine VHDL-based model of the LC-2 includes all source files. Currently compiled for a Cyclone EP1C6Q240 FPGA.

    標簽: implementation include quartus source

    上傳時間: 2013-12-25

    上傳用戶:壞壞的華仔

  • 一個實現(xiàn)簡單的數(shù)字鎖相環(huán)Verilog代碼

    一個實現(xiàn)簡單的數(shù)字鎖相環(huán)Verilog代碼,本人借鑒網(wǎng)上現(xiàn)有的代碼后經(jīng)修改在Cyclone II上調(diào)通實現(xiàn),里面有ModelSim仿真成功的波形圖

    標簽: Verilog 數(shù)字鎖相環(huán) 代碼

    上傳時間: 2014-01-22

    上傳用戶:003030

  • 本文介紹了一種全新的LED顯示屏控制解決方案

    本文介紹了一種全新的LED顯示屏控制解決方案,主要使用Altera Cyclone颶風(fēng)FPGA和16位凌陽單片機SPCE061A作為主控器件,采用較普遍的74LS595作為LED 顯示屏顯示驅(qū)動芯片。

    標簽: LED 顯示屏控制 方案

    上傳時間: 2016-04-13

    上傳用戶:dyctj

  • 利用VHDL語言實現(xiàn)在

    利用VHDL語言實現(xiàn)在,altera 公司的Cyclone芯片上實現(xiàn)數(shù)字信號的2psk調(diào)制解調(diào)功能

    標簽: VHDL 語言

    上傳時間: 2014-01-25

    上傳用戶:xymbian

  • UART16550兼容的串行通訊控制器

    UART16550兼容的串行通訊控制器,Verilog語言描述,采用Altera Cyclone系列芯片實現(xiàn)FPGA綜合,因為FIFO部分利用到內(nèi)部資源實現(xiàn)。已經(jīng)在某項目中成功應(yīng)用,特此推出。

    標簽: 16550 UART 兼容 串行通訊

    上傳時間: 2016-06-14

    上傳用戶:change0329

主站蜘蛛池模板: 琼中| 镇巴县| 政和县| 富民县| 五华县| 绍兴县| 石景山区| 枣强县| 沧源| 右玉县| 海丰县| 龙州县| 安龙县| 循化| 靖西县| 肇源县| 屯门区| 南昌县| 图们市| 平武县| 习水县| 灵丘县| 宁陕县| 大港区| 宁海县| 西乡县| 蓝田县| 大连市| 平陆县| 沙河市| 湖州市| 四子王旗| 安泽县| 丽水市| 土默特右旗| 沾化县| 泰州市| 清新县| 罗山县| 玉树县| 开封市|