PW2153 是一款支持寬電壓輸入的開(kāi)關(guān)降壓型 DC-DC 控制器，最高輸入電壓可超過(guò) 150V。 PW2153 具有低待機(jī)功耗、高效率、低紋波、優(yōu)異的母線電壓調(diào)整率和負(fù)載調(diào)整率等特性。支持大 電流輸出，輸出電流可高達(dá) 10A 以上。 PW2153 同時(shí)支持輸出恒壓和輸出恒流功能。通過(guò)設(shè)置 CS 電阻可設(shè)置輸出恒流值。通過(guò)設(shè) 置 FB1、 FB2 引腳的分壓電阻可設(shè)置輸出恒壓值。PW2153 采用固定頻率的 PWM 控制方式， 典型開(kāi)關(guān)頻率為 140KHz。輕載時(shí)會(huì)自動(dòng)降低開(kāi)關(guān)頻率以獲得高的轉(zhuǎn)換效率。 PW2153 內(nèi)部集成軟啟動(dòng)以及過(guò)溫保護(hù)電路，輸出短路保護(hù)，限流保護(hù)等功能，提高系統(tǒng)可 靠性。PW2153 支持輸出 5V/3A 和 12V/10A。
標(biāo)簽： 高壓降壓芯片
上傳時(shí)間： 2022-03-25
上傳用戶：XuVshu
硬件設(shè)計(jì)中常見(jiàn)模塊電路設(shè)計(jì)1. LDO電源電路設(shè)計(jì)2. DC-DC電源設(shè)計(jì)3. 時(shí)鐘電路設(shè)計(jì)4. 復(fù)位電路設(shè)計(jì)5. MCU電路設(shè)計(jì)6. FPGA/CPLD電路設(shè)計(jì)7. 存儲(chǔ)電路設(shè)計(jì)8. 電平轉(zhuǎn)換電路設(shè)硬件設(shè)計(jì)中常見(jiàn)接口電路設(shè)計(jì)1. RS323/RS485等接口電路設(shè)計(jì)2. PS/2接口電路設(shè)計(jì)3. 按鍵電路設(shè)計(jì)4. GigE接口電路設(shè)計(jì)5. CAN總線接口設(shè)計(jì)6. USB接口電路設(shè)計(jì)7. DVI/HDMI接口設(shè)計(jì)
上傳時(shí)間： 2022-03-30
上傳用戶：20125101110
本書(shū)概述了MATLAB軟件及其圖形仿真界面Simulink的基礎(chǔ)應(yīng)用知識(shí)，詳細(xì)介紹了用于電力電子仿真的SimPowerSystems中的各模塊庫(kù)，然后列舉了DC-DC變換、DC-AC變換、AC-DC變換、直流調(diào)速、交流調(diào)速等方面的應(yīng)用；通過(guò)大量實(shí)例介紹了電力電子應(yīng)用技術(shù)的仿真方法和技巧。
上傳時(shí)間： 2022-04-01
上傳用戶：jiabin
IP2716是一款集成USB TYPE-C輸入輸出協(xié)議、USB Power Delivery（PD3.0）輸入輸出協(xié)議、QC3.0/2.0輸出快充協(xié)議（兼容DCP識(shí)別功能，兼容BC1.2、蘋(píng)果和三星手機(jī)）等多功能。高集成度與豐富功能，使其在應(yīng)用時(shí)僅需極少的外圍器件。如果原有的普通方案輸出功率和輸出電壓范圍滿足需求，只需額外增加外擴(kuò)的功率MOS就可以實(shí)現(xiàn)在原有方案的基礎(chǔ)上升級(jí)為支持TYPE-C、PD3.0、QC3.0/2.0的高級(jí)快充方案。適當(dāng)提升DC-DC或AC-DC元件性能，可以輕松實(shí)現(xiàn)最高100W（20V 5A）輸出能力，為移動(dòng)電源、適配器、車(chē)充提供完整的TYPE-C解決方案。
標(biāo)簽： ip2716
上傳時(shí)間： 2022-04-09
上傳用戶：
一：藍(lán)牙充電倉(cāng)芯片推薦1：SP4574/SP4572，BC8103屬于放電給耳機(jī)充滿狀態(tài)后芯片會(huì)進(jìn)入休眠狀態(tài)輸出電壓等同實(shí)時(shí)電池電壓，可做1-4燈指示模式。外掛MCU可以做個(gè)性化燈指示跟數(shù)顯。替代DC0035E 2：SY8254，封裝SOT23-8小封裝。電池升壓輸出常5V給耳機(jī)充電。升壓時(shí)芯片功耗小于5uA性價(jià)比高現(xiàn)價(jià)格在0.4X。外掛MCU可做個(gè)性化燈顯跟數(shù)顯二：霍爾IC，2541：蘋(píng)果彈窗耳機(jī)需要用到霍爾芯片254，有了霍爾才能進(jìn)行彈窗功能。三：鋰電池保護(hù)IC，XB6096，XB6092四：有些方案還會(huì)用到分離元器件做。DC-DC升壓。LDO，電池充電IC
標(biāo)簽： 藍(lán)牙耳機(jī)
上傳時(shí)間： 2022-05-03
上傳用戶：shjgzh
基于TMS320F28335的開(kāi)關(guān)電源模塊并聯(lián)供電系統(tǒng)原理圖+軟件源碼一、系統(tǒng)方案本系統(tǒng)主要由DC-DC主回路模塊、信號(hào)采樣模塊、主控模塊、電源模塊組成，下面分別論證這幾個(gè)模塊的選擇。1.1 DC-DC主回路的論證與選擇方案一：采用推挽拓?fù)洹?nbsp; 推挽拓?fù)湟蚱渥儔浩鞴ぷ髟陔p端磁化情況下而適合應(yīng)用在低壓大電流的場(chǎng)合。但是，推挽電路中的高頻變壓器如果在繞制中兩臂不對(duì)稱(chēng)，就會(huì)使變壓器因磁通不平衡而飽和，從何導(dǎo)致開(kāi)關(guān)管燒毀；同時(shí)，由于電路中需要兩個(gè)開(kāi)關(guān)管，系統(tǒng)損耗將會(huì)很大。方案二：采用Boost升壓拓?fù)洹?nbsp; Boost電路結(jié)構(gòu)簡(jiǎn)單、元件少，因此損耗較少，電路轉(zhuǎn)換效率高。但是，Boost電路只能實(shí)現(xiàn)升壓而不能降壓，而且輸入/輸出不隔離。方案三：采用單端反激拓?fù)洹?nbsp; 單端反激電路結(jié)構(gòu)簡(jiǎn)單，適合應(yīng)用在大電壓小功率的場(chǎng)合。由于不需要儲(chǔ)能電感，輸出電阻大等原因，電路并聯(lián)使用時(shí)均流性較好。方案論證：上述方案中，方案一系統(tǒng)損耗大，方案二不能實(shí)現(xiàn)輸入輸出隔離，而方案三雖然對(duì)高頻變壓器設(shè)計(jì)要求較高，但系統(tǒng)要求兩個(gè)DCDC模塊并聯(lián)，并且對(duì)效率有一定要求。因此，選擇單端反激電路作為本系統(tǒng)的主回路拓?fù)洹?.2 控制方法及實(shí)現(xiàn)方案方案一：采用專(zhuān)用的開(kāi)關(guān)電源芯片及并聯(lián)開(kāi)關(guān)電源均流芯片。這種方案的優(yōu)點(diǎn)是技藝成熟，且均流的精度高，實(shí)現(xiàn)成本較低。但這種方案的缺點(diǎn)是控制系統(tǒng)的性能取決于外圍電路元件參數(shù)的選擇，如果參數(shù)選擇不當(dāng)，則輸出電壓難以維持穩(wěn)定。方案二：采用TI公司的DSP TMS320C28335作為主控，實(shí)現(xiàn)PWM輸出，并控制A/D對(duì)輸入輸出的電壓電流信號(hào)進(jìn)行采樣，從而進(jìn)行可靠的閉環(huán)控制。與模擬控制方法相比，數(shù)字控制方法靈活性高、可靠性好、抗干擾能力強(qiáng)。但DSP成本不低，而且功耗較大，對(duì)系統(tǒng)的效率有一定影響。方案論證：上述方案中，考慮到題目要求的電流比例可調(diào)的指標(biāo)，方案一較難實(shí)現(xiàn)，并且方案二開(kāi)發(fā)簡(jiǎn)單，可以縮短開(kāi)發(fā)周期。所以，選擇方案二來(lái)實(shí)現(xiàn)本系統(tǒng)要求。
標(biāo)簽： tms320f28335 開(kāi)關(guān)電源
上傳時(shí)間： 2022-05-06
上傳用戶：
Altera(Intel)_MAX10_10M02SCU169開(kāi)發(fā)板資料硬件參考設(shè)計(jì)+邏輯例程.QM_MAX10_10M02SCU169開(kāi)發(fā)板主要特征參數(shù)如下所示：? 主控CPLD：10M02SCU169C8G；? 主控CPLD外部時(shí)鐘源頻率：50MHz；? 10M02SCU169C8G芯片內(nèi)部自帶豐富的Block RAM資源；? 10M02SCU169C8G芯片邏輯單元數(shù)為2K LE；? QM_MAX10_10M02SCU169開(kāi)發(fā)板板載Silicon Labs的CP2102芯片來(lái)實(shí)現(xiàn)USB轉(zhuǎn)串口功能；? QM_MAX10_10M02SCU169開(kāi)發(fā)板板載MP2359高效率DC/DC提供CPLD芯片工作的3.3V電源；? QM_MAX10_10M02SCU169開(kāi)發(fā)板引出了兩排50p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM_MAX10_10M02SCU169開(kāi)發(fā)板引出了芯片的3路按鍵用于測(cè)試；? QM_MAX10_10M02SCU169開(kāi)發(fā)板引出了芯片的3路LED用于測(cè)試；? QM_MAX10_10M02SCU169開(kāi)發(fā)板引出了芯片的JTAG調(diào)試端口，采用雙排10p、2.54mm的排針；
上傳時(shí)間： 2022-05-11
上傳用戶：
Altera(Intel)_Cyclone10_10CL006開(kāi)發(fā)板資料硬件參考設(shè)計(jì)+邏輯例程。QM_Cyclone10_10CL006開(kāi)發(fā)板主要特征參數(shù)如下所示：? 主控FPGA：10CL006YU256C8G；? 主控FPGA外部時(shí)鐘源頻率：50MHz；? 10CL006YU256C8G芯片內(nèi)部自帶豐富的Block RAM資源；? 10CL006YU256C8G芯片邏輯單元數(shù)為6K LE；? QM_Cyclone10_10CL006開(kāi)發(fā)板板載MP2359高效率DC/DC提供FPGA芯片工作的3.3V電源；? QM_Cyclone10_10CL006開(kāi)發(fā)板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM_Cyclone10_10CL006開(kāi)發(fā)板引出了芯片的3路按鍵用于測(cè)試；? QM_Cyclone10_10CL006開(kāi)發(fā)板引出了芯片的2路LED用于測(cè)試；? QM_Cyclone10_10CL006開(kāi)發(fā)板引出了芯片的JTAG調(diào)試端口，采用雙排10p、2.54mm的排針；
標(biāo)簽： altera intel cyclone10
上傳時(shí)間： 2022-05-11
上傳用戶：qingfengchizhu
Artix-7 XC7A35T-DDR3開(kāi)發(fā)板資料硬件參考設(shè)計(jì)資料QM_ XC7A35T開(kāi)發(fā)板主要特征參數(shù)如下所示：? 主控FPGA：XC7A35T-1FTG256C；? 主控FPGA外部時(shí)鐘源頻率：50MHz；? XC7A35T-1FTG256C芯片內(nèi)部自帶豐富的Block RAM資源，達(dá)到了1,800kb；? XC7A35T-1FTG256C芯片邏輯單元數(shù)為33,280；? QM _XC7A35T板載N25Q064A SPI Flash芯片，8MB(64Mbit)的存儲(chǔ)容量；? QM _XC7A35T板載256MB鎂光的DDR3存儲(chǔ)器，型號(hào)為MT41K128M16JT-125:K；? QM _XC7A35T提供核心板芯片工作的3.3V電源，有一路3.3V的LED電源指示燈，板載高性能DC/DC芯片給FPGA 1.0V Core電壓，DDR3 1.5V電壓供電以及VDD_AUX的1.8V電壓；? QM _XC7A35T引出了兩排2x32p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM _XC7A35T引出了芯片的2路按鍵用于測(cè)試,其中一路用于PROGROM_B信號(hào)編程按鈕；? QM _XC7A35T引出了芯片的3路LED燈用于測(cè)試，其中一路LED為FPGA_DONE信號(hào)指示燈；? QM _XC7A35T引出了芯片的JTAG調(diào)試端口，采用單排6p、2.54mm間距的排針；
標(biāo)簽： DDR3
上傳時(shí)間： 2022-05-11
上傳用戶：shjgzh
Altera(Intel)_Cyclone_IV_EP4CE15_開(kāi)發(fā)板資料硬件參考設(shè)計(jì)+邏輯例程Cyclone IV EP4CE15核心板主要特征參數(shù)如下所示：? 主控FPGA：EP4CE15F23C8N；? 主控FPGA外部時(shí)鐘源頻率：50MHz；? EP4CE15F23C8N芯片內(nèi)部自帶豐富的Block RAM資源；? EP4CE15F23C8N芯片邏輯單元數(shù)為15K LE；? Cyclone IV EP4CE15板載W25Q064 SPI Flash芯片，8MB字節(jié)的存儲(chǔ)容量；? Cyclone IV EP4CE15板載Winbond 32MB的SDRAM，型號(hào)為W9825G6KH-6；? Cyclone IV EP4CE15核心板板載MP2315高效率DC/DC芯片提供FPGA芯片工作的3.3V電源；? Cyclone IV EP4CE15核心板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? Cyclone IV EP4CE15核心板引出了芯片的3路按鍵用于測(cè)試；? Cyclone IV EP4CE15核心板引出了芯片的2路LED用于測(cè)試；? Cyclone IV EP4CE15核心板引出了芯片的JTAG調(diào)試端口，采用雙排10p、2.54mm的排針；
標(biāo)簽： altera intel cyclone
上傳時(shí)間： 2022-05-11
上傳用戶：zhanglei193
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
