DDR sdram controller datd module source code
標簽： controller module source sdram
上傳時間： 2017-03-24
上傳用戶：xiaohuanhuan
S3C6410 線路設(shè)計時一定要參考的文件,尤其是DDR Layout guide一定要看.以免開發(fā)出的板子不能動.
標簽： S3C6410 Layout guide DDR
上傳時間： 2017-05-01
上傳用戶：lacsx
這個設(shè)計是使用Virtex-4實現(xiàn)DDR的控制器的，設(shè)計分為三個主要模塊：Front-End FIFOs,DDR SDRAM Controller和Datapath Module。其中主要是DDR SDRAM Controller,當然還有測試模塊。
標簽： Virtex DDR 控制器
上傳時間： 2017-05-20
上傳用戶：llandlu
DDR SDRAM的資料，有興趣的朋友可以下下來看看
標簽： SDRAM DDR
上傳時間： 2017-05-29
上傳用戶：海陸空653
高速DDR存儲器數(shù)據(jù)接口設(shè)計實例. 1. 將文件拷入硬盤 2. 產(chǎn)生DQS模塊 3. 產(chǎn)生DQ模塊 4. 產(chǎn)生PLL模塊 5. 拷貝以上步驟生成的文件到子目錄【Project】中 6. 打開子目錄【Project】中的DataPath.qpf工程，設(shè)計頂層模塊 7. 編譯并查看編譯結(jié)果
標簽： Project 模塊 DDR DQS
上傳時間： 2014-12-01
上傳用戶：sclyutian
DDR SDRAM的veilog hdl程序，經(jīng)過驗證 效果不錯
標簽： veilog SDRAM DDR hdl
上傳時間： 2017-08-11
上傳用戶：tonyshao
DDR RAM控制器的VHDL源碼, 實現(xiàn)平臺是Lattice FPGA
標簽： Lattice FPGA VHDL DDR
上傳時間： 2014-01-14
上傳用戶：kbnswdifs
DDR and DDR DIMM Controller
標簽： Controller DDR DIMM and
上傳時間： 2014-01-06
上傳用戶：Andy123456
RK3288 DDR 支持列表，F(xiàn)or MID、OTT 等設(shè)備。
標簽： 3288 DDR RK
上傳時間： 2016-06-17
上傳用戶：dspdev
DDR內(nèi)存DDR內(nèi)存DDR內(nèi)存DDR內(nèi)存DDR內(nèi)存DDR內(nèi)存
標簽： DDR 內(nèi)存
上傳時間： 2017-01-11
上傳用戶：l08272104
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
