分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設(shè)計(jì)中優(yōu)點(diǎn)，\\r\\n然后結(jié)合FSK 信號的產(chǎn)生原理，給出了如何利用DSP Builder 模塊庫建立FSK 信號發(fā)生器模\\r\\n型，以及對FSK 信號發(fā)生器模型進(jìn)行算法級仿真和生成VHDL 語言的方法，并在modelsim\\r\\n中對FSK 信號發(fā)生器進(jìn)行RTL 級仿真，最后介紹了在FPGA 芯片中實(shí)現(xiàn)FSK 信號發(fā)生器的設(shè)\\r\\n計(jì)方法。
標(biāo)簽： Simulink Builder MATLAB FPGA
上傳時(shí)間： 2013-08-20
上傳用戶：herog3
DSP+Builder
上傳時(shí)間： 2013-11-26
上傳用戶：問題問題
DE2平臺應(yīng)用及DSP Builder技術(shù)
上傳時(shí)間： 2013-10-26
上傳用戶：非衣2016
基于DSP Builder數(shù)字信號處理器的FPGA設(shè)計(jì)
標(biāo)簽： Builder FPGA DSP 數(shù)字信號處理器
上傳時(shí)間： 2013-10-11
上傳用戶：zhuyibin
針對使用硬件描述語言進(jìn)行設(shè)計(jì)存在的問題，提出一種基于FPGA并采用DSP Builder作為設(shè)計(jì)工具的數(shù)字信號處理器設(shè)計(jì)方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ設(shè)計(jì)流程，設(shè)計(jì)了一個(gè)12階FIR 低通數(shù)字濾波器，通過Quartus 時(shí)序仿真及嵌入式邏輯分析儀SignalTapⅡ硬件測試對設(shè)計(jì)進(jìn)行了驗(yàn)證。結(jié)果表明，所設(shè)計(jì)的FIR 濾波器功能正確，性能良好。 Abstract: Aiming at the problems in designing DSP using HDL，a method of designing DSP based on FPGA which using DSP Builder as designed tool is pointed out.A 12-order low-pass FIR digital filter was designed according to the process of Matlab/Simulink/DSP Builder/QuartusⅡ, and the design was verified by the timing simulation based on QuartusⅡand practical test based on SignalTapⅡ. The result shows the designed filter is correct in function and good in performance.
標(biāo)簽： Builder FPGA DSP 數(shù)字信號處理器
上傳時(shí)間： 2013-11-17
上傳用戶：lo25643
dsp-builder學(xué)習(xí)資料。學(xué)習(xí)dspbuilder構(gòu)建系統(tǒng)的方法，主要在matlab環(huán)境下，結(jié)合simulink做硬件系統(tǒng)。和在matlab環(huán)境下仿真。然后生成硬件電路
標(biāo)簽： dsp-builder dspbuilder
上傳時(shí)間： 2015-06-27
上傳用戶：wpwpwlxwlx
FIR 濾波器 matlab/simulink DSP Builder
標(biāo)簽： simulink builder matlab FIR
上傳時(shí)間： 2015-11-08
上傳用戶：tianjinfan
是一個(gè)基于MATLAB /simulink/DSP Builder 的fir數(shù)字濾波器的設(shè)計(jì)
標(biāo)簽： simulink BUILDER MATLAB DSP
上傳時(shí)間： 2013-11-28
上傳用戶：stampede
Quartus II設(shè)計(jì)正弦信號發(fā)生器。本節(jié)通過正弦信號發(fā)生器的設(shè)計(jì)對QuartusII的一些重要功能作一些說明。對本節(jié)的詳細(xì)了解有利于對以后章節(jié)有關(guān)DSP Builder的應(yīng)用和設(shè)計(jì)有更好的理解。
標(biāo)簽： QuartusII Quartus Builder DSP
上傳時(shí)間： 2015-12-18
上傳用戶：佳期如夢
DSP Builder設(shè)計(jì)初步,介紹Matlab/DSP Builder及其設(shè)計(jì)流程，正弦信號發(fā)生器完整的設(shè)計(jì)過程，以及使用Matlab、quartusII\modelsim詳細(xì)的仿真過程。
標(biāo)簽： Builder DSP Matlab 設(shè)計(jì)流程
上傳時(shí)間： 2013-12-24
上傳用戶：nanfeicui
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
