国产乱码一区,久久久久久久电影一区,国产盗摄一区二区

DSP算法綜合與優(yōu)化(英文書)

基于ARM的智能PID控制系統(tǒng)

比例-積分-微分（PID）是過程控制中最常用的一種控制算法。算法簡單而且容易理解，應(yīng)用十分廣泛。但由于應(yīng)用領(lǐng)域的不同，功能上差別很大，系統(tǒng)的控制要求及關(guān)心的控制對象也不相同。數(shù)字PID控制比連續(xù)PID控制更為優(yōu)越，因為計算機(jī)程序的靈活性，很容易克服連續(xù)PID控制中存在的問題，經(jīng)修正而得到更完善的數(shù)字PID算法。本文以三相全控整流橋阻性負(fù)載為實(shí)際電路，控制主電路電壓，旨在提出一種智能數(shù)字PID控制系統(tǒng)的設(shè)計思路，并給出了詳細(xì)的硬件設(shè)計及初步軟件設(shè)計思路。 PID控制系統(tǒng)采用高性能、低功耗的ARM微處理器S3C44BO作為核心處理單元，內(nèi)部的10位ADC作為信號采集模塊，采用了矩陣鍵盤和640*480的液晶作為人機(jī)接口；串口作為通信模塊實(shí)現(xiàn)了上位機(jī)的監(jiān)控。采用芯片內(nèi)部自帶的PWM模塊，輸出16M Hz PWM信號并經(jīng)過一階低通濾波器得到0～5V的控制信號用于觸發(fā)主電路控制器，實(shí)現(xiàn)PID整定。軟件方面，分析和研究了uC/OSⅡ的內(nèi)核源碼，實(shí)現(xiàn)了其在32位微處理器上的移植，作為管理各個子程序執(zhí)行的系統(tǒng)軟件。選用了圖形處理軟件uC/GUI用于完成LCD顯示及控制。PID算法采用了增量式數(shù)字PID算法，采用規(guī)一化算法進(jìn)行參數(shù)選取。上位機(jī)部分采用了C＃語言進(jìn)行編寫。另外，采用了RTC（Real Time Clock）作為系統(tǒng)時鐘，可以實(shí)現(xiàn)系統(tǒng)的定時運(yùn)行、定時模式切換等。在上位機(jī)上也可以方便的控制程序的執(zhí)行，實(shí)現(xiàn)遠(yuǎn)程監(jiān)控。在論文的最后詳細(xì)的介紹了智能PID控制系統(tǒng)在三相全控橋主電路中的具體應(yīng)用。總結(jié)了調(diào)試中遇到的問題，對今后工作中需要進(jìn)一步改善和探索的地方進(jìn)行了展望。

標(biāo)簽： ARM PID 控制系統(tǒng)

上傳時間： 2013-08-01

上傳用戶：lvzhr
基于FPGA的短波數(shù)字信號調(diào)制解調(diào)

在衛(wèi)星通信、移動通信技術(shù)快速發(fā)展的今天，短波這一最古老和傳統(tǒng)的通信方式不僅沒有被淘汰，還在快速發(fā)展。其通信距離遠(yuǎn)、設(shè)備簡單以及移動方便等優(yōu)點(diǎn)被廣泛應(yīng)用于無線通信領(lǐng)域。數(shù)字調(diào)制技術(shù)作為通信領(lǐng)域中極為重要的一個方面，也得到了迅速發(fā)展。全數(shù)字調(diào)制解調(diào)技術(shù)的使用使各類現(xiàn)代調(diào)制解調(diào)技術(shù)融合一體，目前國內(nèi)多速率/多制式調(diào)制解調(diào)大多基于通用．DSP實(shí)現(xiàn)，支持的速率比較低。由于運(yùn)算量大和硬件參數(shù)的限制，采用通用DSP無法勝任高速率調(diào)制解調(diào)的任務(wù)。現(xiàn)代FPGA可以提供支持以低系統(tǒng)丌銷、低成本實(shí)現(xiàn)高速乘．累加超前進(jìn)位鏈的DSP算法。本文采用理論與實(shí)踐相結(jié)合的方式研究基于FPGA技術(shù)來實(shí)現(xiàn)短波數(shù)字信號的調(diào)制解調(diào)。通過對具體的FPGA系統(tǒng)設(shè)計與調(diào)試，將理論應(yīng)用到實(shí)際中。本文通過具體的EPlC60240C8芯片作為處理器的FPGA實(shí)驗板，研究了短波數(shù)字信號調(diào)制解調(diào)的設(shè)計與丌發(fā)過程。分析了現(xiàn)代通信的各種調(diào)制方式．誤碼率。得出了不同的調(diào)制方式的優(yōu)劣性。最后重點(diǎn)提出了QPSK的調(diào)制解調(diào)方法。給出了Qf'SK的調(diào)制解調(diào)框圖、QPSK的SystemView系統(tǒng)仿真、VHDL程序進(jìn)行調(diào)制解調(diào)，在OUARTUS上進(jìn)行仿真。然后設(shè)計AD/DA輸入輸出電路，對短波數(shù)字信號進(jìn)行調(diào)制解調(diào)。通過設(shè)計的AD/DA電路輸入短波數(shù)字信號進(jìn)行調(diào)制解調(diào)，然后輸出原始的模擬信號。文中還對比了其他的調(diào)制解調(diào)方式，通過對比，發(fā)現(xiàn)不同的調(diào)制解調(diào)方式對短波信號的影響。最后，通過比較FPGA與DSP在處理高速率、大容量的數(shù)字信號，得出不同的結(jié)論。展示了FPGA在這方面的優(yōu)越性。

標(biāo)簽： FPGA 短波數(shù)字信號調(diào)制解調(diào)

上傳時間： 2013-06-05

上傳用戶：362279997
Morlet小波分析的BOTDR信號處理

基于布里淵散射的分布式光纖傳感器是當(dāng)前國內(nèi)外研究的熱點(diǎn)。本文介紹了基于布里淵散射的分布式光纖傳感器的的原理、應(yīng)用；布里淵時域反射技術(shù)(BOTDR)和布里淵時域分析技術(shù)(BOTDA)的原理。受激布里淵散射(SBS)的過程中，入射光和散射光滿足耦合振幅方程組。我們對該方程組采用有限差分法進(jìn)行數(shù)值計算，并用Matlab模擬計算過程，對布里淵散射信號進(jìn)行分析。根據(jù)布里淵散射信號的特點(diǎn)，我們采用基于Morlet小波變換的DSP信號算法來處理 BOTDR傳感信號。通過對該算法的核心單元——快速傅立葉變換(FFT)的硬件實(shí)現(xiàn)，我們在Stratix FPGA上實(shí)現(xiàn)了基于Morlet小波變換的DSP算法的硬件電路設(shè)計。最后，在此基礎(chǔ)上，我們對電路功能進(jìn)行實(shí)際的仿真和驗證，并和Matlab得到結(jié)果進(jìn)行比較和分析。

標(biāo)簽： Morlet BOTDR 小波分析信號處理

上傳時間： 2013-07-22

上傳用戶：牛布牛
NXP單片機(jī)LPC2101/LPC2102/LPC2103用

概述LPC2101/2102/2103基于一個支持實(shí)時仿真的ARM7TDMI-SCPU，并帶有8kB和32kB嵌入的高速Flash存儲器。128位寬度的存儲器接口和獨(dú)特的加速結(jié)構(gòu)使32位代碼能夠在最大時鐘速率下運(yùn)行。這可以使得中斷服務(wù)程序和DSP算法中重要功能的性能較Thumb模式提高30﹪。對代碼規(guī)模有嚴(yán)格控制的應(yīng)用可使用16位Thumb模式將代碼規(guī)模降低超過30%，而性能的損失卻很小。

標(biāo)簽： LPC 2101 2102 2103

上傳時間： 2013-10-28

上傳用戶：arnold
基于FPGA的PAL-VGA轉(zhuǎn)換器的實(shí)現(xiàn)

介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數(shù)字視頻信號到800×600 的VGA 格式轉(zhuǎn)換的實(shí)現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數(shù)監(jiān)控系統(tǒng)中采用的高解析度攝像機(jī)均由47 萬像素的CCD 圖像傳感器采集圖像, 經(jīng)DSP 處理后輸出的PAL 制數(shù)字視頻信號不能直接在VGA 顯示器上顯示, 而在許多場合需要在VGA 顯示器上實(shí)時監(jiān)視, 這就需要將隔行PAL 制數(shù)字視頻轉(zhuǎn)換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對圖像進(jìn)行實(shí)時顯示, 本文采用一種近似的雙線性插值方法對圖像進(jìn)行放大。隨著微電子技術(shù)及其制造工藝的發(fā)展, 可編程邏輯器件的邏輯門密度有了很大提高, 現(xiàn)場可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復(fù)以及系統(tǒng)配置的靈活性, 同時隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強(qiáng), 因此FPGA 在現(xiàn)代電子系統(tǒng)設(shè)計中發(fā)揮著越來越重要的作用。本課題的設(shè)計就是采用VHDL 描述, 基于FPGA 來實(shí)現(xiàn)的。

標(biāo)簽： PAL-VGA FPGA 轉(zhuǎn)換器

上傳時間： 2013-12-03

上傳用戶：aa54
基于FPGA的PAL-VGA轉(zhuǎn)換器的實(shí)現(xiàn)

介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數(shù)字視頻信號到800×600 的VGA 格式轉(zhuǎn)換的實(shí)現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數(shù)監(jiān)控系統(tǒng)中采用的高解析度攝像機(jī)均由47 萬像素的CCD 圖像傳感器采集圖像, 經(jīng)DSP 處理后輸出的PAL 制數(shù)字視頻信號不能直接在VGA 顯示器上顯示, 而在許多場合需要在VGA 顯示器上實(shí)時監(jiān)視, 這就需要將隔行PAL 制數(shù)字視頻轉(zhuǎn)換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對圖像進(jìn)行實(shí)時顯示, 本文采用一種近似的雙線性插值方法對圖像進(jìn)行放大。隨著微電子技術(shù)及其制造工藝的發(fā)展, 可編程邏輯器件的邏輯門密度有了很大提高, 現(xiàn)場可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復(fù)以及系統(tǒng)配置的靈活性, 同時隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強(qiáng), 因此FPGA 在現(xiàn)代電子系統(tǒng)設(shè)計中發(fā)揮著越來越重要的作用。本課題的設(shè)計就是采用VHDL 描述, 基于FPGA 來實(shí)現(xiàn)的。

標(biāo)簽： PAL-VGA FPGA 轉(zhuǎn)換器

上傳時間： 2014-02-22

上傳用戶：a1054751988
基于VB和Access的溫度采集系統(tǒng)的設(shè)計

針對函數(shù)優(yōu)化問題，提出了一種基于離差平方和法的粒子群優(yōu)化算法。該算法用混沌序列初始化粒子的位置和速度，選擇好于粒子群優(yōu)化算法產(chǎn)生的粒子位置。通過離差平方和法進(jìn)行聚類，利用分類方式來更新粒子的速度。最后將算法應(yīng)用到3個典型的函數(shù)優(yōu)化問題中，數(shù)值結(jié)果比較表明，提高了算法搜索能力，全局最優(yōu)解的精度和收斂速度。

標(biāo)簽： Access 溫度采集系統(tǒng)

上傳時間： 2013-11-14

上傳用戶：hxy200501
編寫一個延時1MS子程序根據(jù)題目選擇是定時還是記數(shù)狀態(tài)

編寫一個延時1MS子程序根據(jù)題目選擇是定時還是記數(shù)狀態(tài)，本題選擇記數(shù)狀態(tài)。然后根據(jù)延時1MS計算出計時器的初值是E0H（高8位）18H（低5位）。最后編寫算法，對T0初始化，利用T0的中斷TF0調(diào)用中斷處理程序。

標(biāo)簽： 1MS 編寫延時定時

上傳時間： 2015-03-22

上傳用戶：stewart·
java編寫的applet小應(yīng)用程序

java編寫的applet小應(yīng)用程序，是最短路徑的算法演示程序。界面是英文的。

標(biāo)簽： applet java 編寫應(yīng)用程序

上傳時間： 2015-06-07

上傳用戶：asdfasdfd
轉(zhuǎn)載文件

轉(zhuǎn)載文件，出自www.61ic.com,為DSP算法研究的例子

標(biāo)簽：

上傳時間： 2013-12-22

上傳用戶：小眼睛LSL