国产白丝在线观看,7777精品伊人久久久大香线蕉最新版 ,91美女精品

DSP-FPGA

基于DSP＋FPGA的實時圖像識別系統(tǒng)硬件與算法設(shè)計

基于DSP＋FPGA的實時圖像識別系統(tǒng)硬件與算法設(shè)計

標(biāo)簽： FPGA DSP 實時圖像識別系統(tǒng)

上傳時間： 2013-08-09

上傳用戶：zczc
16位定點FFT-DSP的FPGA實現(xiàn)(相關(guān)代碼和使用說明)

16位定點FFT-DSP的FPGA實現(xiàn)(相關(guān)代碼和使用說明)

標(biāo)簽： FFT-DSP FPGA 定點代碼

上傳時間： 2013-08-11

上傳用戶：a471778
用FPGA設(shè)計DSP,2007年上海FPGA高級研修班清華博士賀光輝講義

用FPGA設(shè)計DSP,2007年上海FPGA高級研修班清華博士賀光輝講義

標(biāo)簽： FPGA 2007 DSP 海

上傳時間： 2013-08-13

上傳用戶：robter
通過 VLYNQ 把 Xilinx FPGA 作為 TI DSP 的外設(shè)

通過 VLYNQ 把 Xilinx FPGA 作為 TI DSP 的外設(shè).rar

標(biāo)簽： Xilinx VLYNQ FPGA DSP

上傳時間： 2013-08-13

上傳用戶：lz4v4
分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設(shè)計中優(yōu)點

分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設(shè)計中優(yōu)點，\\r\\n然后結(jié)合FSK 信號的產(chǎn)生原理，給出了如何利用DSP Builder 模塊庫建立FSK 信號發(fā)生器模\\r\\n型，以及對FSK 信號發(fā)生器模型進(jìn)行算法級仿真和生成VHDL 語言的方法，并在modelsim\\r\\n中對FSK 信號發(fā)生器進(jìn)行RTL 級仿真，最后介紹了在FPGA 芯片中實現(xiàn)FSK 信號發(fā)生器的設(shè)\\r\\n計方法。

標(biāo)簽： Simulink Builder MATLAB FPGA

上傳時間： 2013-08-20

上傳用戶：herog3
16位定點FFT-DSP的FPGA實現(xiàn)

16位定點FFT-DSP的FPGA實現(xiàn)，相關(guān)代碼和實用說明

標(biāo)簽： FFT-DSP FPGA 定點

上傳時間： 2013-08-21

上傳用戶：ljt101007
usb2.0 + fpga + dsp 開發(fā)板的原理圖

usb2.0 + fpga + dsp 開發(fā)板的原理圖，希望對大家有用

標(biāo)簽： fpga usb 2.0 dsp

上傳時間： 2013-08-21

上傳用戶：moerwang
用fpga實現(xiàn)dsp 的fft算法其中有幾個文檔文件和用vhdl寫的1024點的fft代碼

用fpga實現(xiàn)dsp 的fft算法其中有幾個文檔文件和用vhdl寫的1024點的fft代碼

標(biāo)簽： fft fpga 1024 vhdl

上傳時間： 2013-08-22

上傳用戶：ukuk
implemention of FPGA and DSP linking port, using Asynchronous mode

implemention of FPGA and DSP linking port, using Asynchronous mode

標(biāo)簽： implemention Asynchronous linking using

上傳時間： 2013-08-22

上傳用戶：fhjdliu
用于FPGA向DSP傳送數(shù)據(jù)的接口

用于FPGA向DSP傳送數(shù)據(jù)的接口，在硬件上實現(xiàn)需要FPGA的IO口與DSP的地址數(shù)據(jù)線互連

標(biāo)簽： FPGA DSP 傳送數(shù)據(jù)

上傳時間： 2013-08-24

上傳用戶：hongmo