亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Easy<b>jtag-h</b>

  • 基于JTAG和FPGA的嵌入式SOC驗證系統研究與設計.rar

    隨著半導體制造技術不斷的進步,SOC(System On a Chip)是未來IC產業技術研究關注的重點。由于SOC設計的日趨復雜化,芯片的面積增大,芯片功能復雜程度增大,其設計驗證工作也愈加繁瑣。復雜ASIC設計功能驗證已經成為整個設計中最大的瓶頸。 使用FPGA系統對ASIC設計進行功能驗證,就是利用FPGA器件實現用戶待驗證的IC設計。利用測試向量或通過真實目標系統產生激勵,驗證和測試芯片的邏輯功能。通過使用FPGA系統,可在ASIC設計的早期,驗證芯片設計功能,支持硬件、軟件及整個系統的并行開發,并能檢查硬件和軟件兼容性,同時還可在目標系統中同時測試系統中運行的實際軟件。FPGA仿真的突出優點是速度快,能夠實時仿真用戶設計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數據,而FPGA作為硬件系統,突出優點是速度快,實時性好。可以將SOC軟件調試系統的開發和ASIC的開發同時進行。 此設計以ALTERA公司的FPGA為主體來構建驗證系統硬件平臺,在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構建與PC的調試驗證數據鏈路,并采用定制的JTAG邏輯產生測試向量,通過JTAG控制SOC目標系統,達到對SOC內部和其他IP(IntellectualProperty)的在線測試與驗證。同時,該驗證平臺還可以支持SOC目標系統后續軟件的開發和調試。 本文介紹了芯片驗證系統,包括系統的性能、組成、功能以及系統的工作原理;搭建了基于JTAG和FPGA的嵌入式SOC驗證系統的硬件平臺,提出了驗證系統的總體設計方案,重點對驗證系統的數據鏈路的實現進行了闡述;詳細研究了嵌入式軟核處理器NIOS II系統,并將定制的JTAG邏輯與處理器NIOS II相結合,構建出調試與驗證數據鏈路;根據芯片驗證的要求,設計出軟核處理器NIOS II系統與PC建立數據鏈路的軟件系統,并完成芯片在線測試與驗證。 本課題的整體任務主要是利用FPGA和定制的JTAG掃描鏈技術,完成對國產某型DSP芯片的驗證與測試,研究如何構建一種通用的SOC芯片驗證平臺,解決SOC驗證系統的可重用性和驗證數據發送、傳輸、采集的實時性、準確性、可測性問題。本文在SOC驗證系統在芯片驗證與測試應用研究領域,有較高的理論和實踐研究價值。

    標簽: JTAG FPGA SOC

    上傳時間: 2013-05-25

    上傳用戶:ccsp11

  • 基于FPGA的H.264變換量化、去方塊濾波研究及設計.rar

    H.264/AVC是由國際電信聯合會的視頻專家組和國際標準化組織的運動圖像專家組組成的聯合視頻小組制定的下一代視頻壓縮標準。新標準采用了一些先進算法,因此具有優異的壓縮性能和極好的網絡親和性,滿足低碼率情況下的高質量視頻的傳輸。 H.264/AVC采用的先進算法包括多模式幀間預測、1/4像素精度預測、整數變換量化、去方塊濾波和熵編碼。本論文著重對整數變換與量化、去方塊濾波做了研究。整數變換是一種只有加法和移位的運算,量化可以通過查表和乘法操作就可以完成,避免了反變換的時候失配問題,沒有精度損失;去方塊濾波是一種用來去除低碼率情況下的每個宏塊的塊效應,提高了解碼圖像的外觀。 本文主要從算法研究和硬件實現兩方面著手,在算法研究方面設計了一個可視化測試軟件,在硬件實現方面主要對整數變換、量化和去方塊濾波做了研究和實現。視頻壓縮技術的關鍵在于視頻壓縮算法及其芯片的實現,FPGA可重復使用,設計修改靈活,片內資源豐富,具備DSP模塊等優勢。在本論文的目標實現部分模塊FPGA的硬件設計,用Verilog完成了關鍵部分的設計。首先簡要介紹了視頻壓縮基本原理,常用視頻壓縮標準及其特性以及國內外的研究動態,并對H.264標準基本檔次所涉及的核心技術進行了詳細介紹,兩種分層結構分別討論。其次在掌握了H.264.算法及編解碼流程的基礎上,設計了基于H.264編解碼的可視化軟件平臺。然后詳細介紹了整數變換、量化、反變換和反量化核心模塊的設計和實現,并在Altera的軟件和開發板上進行了仿真驗證;對去方塊濾波算法做了軟件研究測試,并給出了一種改進的硬件整體結構設計。最后,對全文工作進行了總結和對未來研究工作做了展望。我在課題中所做的主要工作有: 1.查閱相關文獻,熟悉H.264.標準及整數變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺設計。 3.用Verilog完成了整數變換量化、反變換反量化模塊FPGA設計與驗證。 4.去方塊濾波器的算法研究、仿真和硬件整體結構設計。

    標簽: FPGA 264 變換

    上傳時間: 2013-04-24

    上傳用戶:lanjisu111

  • H.264幀內預測算法優化及幾個重要模塊的FPGA實現.rar

    H.264作為新一代視頻編碼標準,相比上一代視頻編碼標準MPEG2,在相同畫質下,平均節約64﹪的碼流。該標準僅設定了碼流的語法結構和解碼器結構,實現靈活性極大,其規定了三個檔次,每個檔次支持一組特定的編碼功能,并支持一類特定的應用,因此。H.264的編碼器的設計可以根據需求的不同而不同。 H.264雖然具有優異的壓縮性能,但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析,并統計了整個軟件編碼中計算量的分布。H.264中采用了率失真優化算法,提高了幀內預測編碼的效率。在該算法下進行幀內預測時,為了得到一個宏塊的預測模式,需要進行592次率失真代價計算。因此為了降低幀內預測模式選擇的計算復雜度,本文改進了幀內預測模式選擇算法。實踐證明,在PSNR值的損失可以忽略不計的情況下,該算法相比原算法,幀內編碼時間平均節約60﹪以上,對編碼的實時性有較大幫助。 為了實現實時編碼,考慮到FPGA的高效運算速度和使用靈活性,本文還研究了H.264編碼器基本檔次的FPGA實現。首先研究了H.264編碼器硬件實現架構,并對影響編碼速度,且具有硬件實現優越性的幾個重要部分進行了算法研究和FPGA.實現。本文主要研究了H.264編碼器中整數DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數DCT變換等部分。分別對這些模塊進行了綜合和時序仿真,并將驗證后通過的系統模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中,進行了在線測試,驗證了該系統對輸入的殘差數據實時壓縮編碼的功能。 本文對H.264編碼器幀內預測模式選擇算法的改進,算法實現簡單,對軟件編碼的實時性有很大幫助。本文對在單片FPGA上實現H.264編碼器做出了探索性嘗試,這對H.264編碼器芯片的設計有著積極的借鑒性。

    標簽: FPGA 264 幀內預測

    上傳時間: 2013-06-13

    上傳用戶:夜月十二橋

  • 基于H.264編解碼的算法優化研究及FPGA的硬件實現.rar

    H.264/AVC是由ITU和ISO兩大組織聯合組成的JVT共同制定的一項新的視頻壓縮技術標準,在較低帶寬上提供高質量的圖像傳輸是H.264/AVC的應用亮點。在同樣的視覺質量前提下,H.264/AVC比H.263和MPEG-4節約了50%的碼率。但H.264獲得優越性能的代價是計算復雜度的增加,據估計其編碼的計算復雜度大約為H.263的3倍,因此很難應用于實時視頻處理領域。針對這一現狀,業內做了大量的研究工作,力圖降低其計算復雜度和提高運行效率。比如在運動估計方面,國內外在這方面的研究已經很成熟。而針對幀內/幀間預測編碼的研究卻較少。因此研究預測模式的快速算法具有理論意義和應用價值。 本文在詳細研究H.264標準視頻壓縮編碼特點基礎上,分析了H.264幀內編碼, 幀間編碼及變換,量化技術的原理及特點,提出了一種基于局部邊緣方向信息的快速幀內模式判決算法,通過結合SAD的模式選擇方法來減少模式選擇數目。它采用了Sobel梯度算子計算當前塊的邊緣信息,累加當前塊中屬于同一方向像素點的邊緣矢量構造不同模式下的邊緣方向直方圖,以便確定最可能的預測模式。該算法有效降低了編碼器的運算復雜度,在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明:Foreman 圖像序列編碼性能有了提高,其中PSNR平均降低了0.06dB,Bitrate平均降低了19.4%,這大大提高了視頻傳輸的質量。 另外在幀間預測模式選擇算法方面進行了改進研究:按順序對不同類型進行判決,有選擇地去比較可能模式,使得在有效減少需判決的模式數量的同時,結合小塊模式搜索中途停止準則來確定最優模式。仿真表明:改進算法相對與原來算法能夠節省很多的編碼時間(平均下降了49.3%),但帶來的圖像質星的下降(平均下降0.08dB,可以忽略)和碼率較少的增加。 同時在整數DCT變換模塊中,提出了一種快速蝶形算法,使得對4×4點數據做一次變換,只需通過8×8次加法和2×8次移位運算便可完成,與原來12×8次加法和4×8次移位相比,新算法大大降低了運算復雜度。 最后介紹FPGA的特點及設計流程,并實現了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現的H.264編碼視頻處理模塊設計具備了成本低,周期短,設計方法靈活等優點,具有廣闊的市場應用前景。 仿真表明,通過使用本文提出的幀內/幀間速算法方法可使得H.264編碼速度獲得顯著的提高,使H.264 Baseline編碼器能在PC平臺上實現實時編碼。

    標簽: FPGA 264 編解碼

    上傳時間: 2013-07-18

    上傳用戶:zukfu

  • 基于MatlabSimulink的永磁同步電機(PMSM)矢量控制仿真.rar

    在現代交流伺服系統中,矢量控制原理以及空間電壓矢量脈寬調制(SVPWM)技術使得交流電機能夠獲得和直流電機相媲美的性能。永磁同步電機(PMSM)是一個復雜耦合的非線性系統。本文在Matlab/Simulink環境下,通過對PMSM本體、d/q坐標系向a/b/c坐標系轉換等模塊的建立與組合,構建了永磁同步電機控制系統仿真模型。仿真結果證明了該系統模型的有效性。

    標簽: MatlabSimulink PMSM 永磁同步電機

    上傳時間: 2013-04-24

    上傳用戶:liansi

  • 基于FPGA的PCI接口運動控制卡的研究.rar

    運動控制技術是機電一體化的核心部分,提高運動控制技術水平對于提高我國的機電一體化技術具有至關重要的作用。運動控制技術的發展是制造自動化前進的旋律,是推動新的產業革命的關鍵技術。對于數控系統來說,最重要的是控制各個電機軸的運動,這是運動控制器接收并依照數控裝置的指令來控制各個電機軸運動從而實現數控加工的,數據加工中的定位控制精度、速度調節的性能等重要指標都與運動控制器直接相關。目前對數控系統的研究都集中在插入PC的NC控制器的研究上,而其核心部分就是對步進、伺服電機進行控制的運動控制卡的研究。對PC-NC來說,運動控制卡的性能很大程度上決定了整個數控系統的性能,而微電子和數字信號處理技術的發展及其應用,使運動控制卡的性能得到了不斷改進,集成度和可靠性大大提高。 本課題通過對運動控制技術的深入研究,并針對國內運動控制技術的研究起步較晚的現狀,結合當前運動控制領域的具體需要,緊跟當前運動控制技術研究的發展趨勢,吸收了數控技術和相關運動控制技術的最新成果,提出了基于PCI和FPGA的方案,研制了一款比較新穎的、功能強大的、具有很大柔性的四軸多功能運動控制卡。 本課題的具體研究主要有以下幾方面: 首先,通過對運動控制卡及運動控制系統等行業現狀的全面調研,和對運動控制技術的深入學習,在比較了幾種常用的運動控制方案的基礎上,提出了基于FPGA的運動控制設計方案,并規劃了板卡的總體設計。 其次,根據總體設計,規劃了板卡的結構,詳細劃分并實現了FPGA各部分的功能;利用光電隔離原理設計了數字輸入/輸出電路。 再次,利用FPGA的資源實現了PCI從設備接口,達到跟控制卡通信的目的,針對運動控制中的一些具體問題,如運動平穩性、實時控制以及多軸聯動等,在FPGA上設計了四軸運動控制電路,定義了各個寄存器的具體功能,設計了功能齊全的加/減速控制電路、變頻分配電路、倍頻分頻電路和三個功能各異的計數器電路等,自動降速點運動、A/B相編碼器倍頻計數電路等特殊功能。最后,進行了本運動控制卡的測試,從測試和應用結果來看,該卡達到預期的要求。

    標簽: FPGA PCI 接口

    上傳時間: 2013-07-27

    上傳用戶:zgu489

  • ADS2005中文培訓教程.rar

    目 錄 實驗一、 電路仿真基礎 ………………………………………………………… 1 實驗二、 系統仿真基礎 ………………………………………………………… 20 實驗三、 DC仿真和電路模型 …………………………………………………… 36 實驗四、 AC仿真和調整 ………………………………………………………… 55 實驗五、 S參數仿真和優化 …………………………………………………… 72 實驗六、 濾波器:瞬態,設計指導,momentum,DAC …………………… 95 實驗七、 諧波平衡仿真 …………………………………………………………115 實驗八、 電路包絡仿真 …………………………………………………………132 實驗九、 最終電路/系統仿真 ………………………………………………… 147 附錄A、 射頻瞬態仿真器 ………………………………………………………167 附錄B、 諧波平衡仿真器 ………………………………………………………173 附錄C、電路包絡仿真器 ……………………………………………………… 181 《ADS2005仿真實驗教程》是設計一個用于1900MHz GSM的RF接收系統,包含的部件主要有: ? 200MHz由集總參數元件構成的低通濾波器 ? 1900MHz由微帶線構成的帶通濾波器 ? 1900MHz的功放 ? 把1900MHz變到200MHz的混頻器 ? 其他小部件 在完成這個系統的過程中,就可以掌握目錄所示的內

    標簽: 2005 ADS 培訓教程

    上傳時間: 2013-04-24

    上傳用戶:Minly

  • 適用于H.264視頻解碼器的VLD設計

    設計了一種適合于H.264 的變字長解碼器根據碼流特點進行模塊劃分減少硬件開銷采用并行結構解NAL 包解碼效率高采用了桶形移位器進行并行解碼每個時鐘解一個碼字采用Verilog 語言進行設計仿真并通過

    標簽: 264 VLD 視頻解碼器

    上傳時間: 2013-07-15

    上傳用戶:shen007yue

  • FPGA技術在全數字化超聲診斷儀中的應用研究

    數字超聲診斷設備在臨床診斷中應用十分廣泛,研制全數字化的醫療儀器已成為趨勢。盡管很多超聲成像儀器設計制造中使用了數字化技術,但是我們可以說現代VLSI 和EDA 技術在其中并沒有得到充分有效的應用。隨著現代電子信息技術的發展,PLD 在很多與B 型超聲成像或多普勒超聲成像有關的領域都得到了較好的應用,例如數字通信和相控雷達領域。 在研究現代超聲成像原理的基礎上,我們首先介紹了常見的數字超聲成像儀器的基本結構和模塊功能,同時也介紹了現代FPGA 和EDA 技術。隨后我們詳細分析討論了B 超中,全數字化波束合成器的關鍵技術和實現手段。我們設計實現了片內高速異步FIFO 以降低采樣率,仿真結果表明資源使用合理且訪問時間很小。正交檢波方法既能給出灰度超聲成像所需要的回波的幅值信息,也能給出多普勒超聲成像所需要的回波的相移信息。我們設計實現了基于直接數字頻率合成原理的數控振蕩器,能夠給出一對幅值和相位較平衡的正交信號,且在FPGA 片內實現方案簡單廉價。數控振蕩器輸出波形的頻率可動態控制且精度較高,對于隨著超聲在人體組織深度上的穿透衰減,導致回波中心頻率下移的聲學物理現象,可視作將回波接收機的中心頻率同步動態變化進行補償。 還設計實現了B 型數字超聲診斷儀前端發射波束聚焦和掃描控制子系統。在單片FPGA 芯片內部設計實現了聚焦延時、脈寬和重復頻率可動態控制的發射驅動脈沖產生器、線掃控制、探頭激勵控制、功能碼存儲等功能模塊,功能仿真和時序分析結果表明該子系統為設計實現高速度、高精度、高集成度的全數字化超聲診斷設備打下了良好的基礎,將加快其研發和制造進程,為生物醫學電子、醫療設備和超聲診斷等方面帶來新思路。

    標簽: FPGA 全數字 中的應用 超聲診斷儀

    上傳時間: 2013-06-18

    上傳用戶:hfmm633

  • h.264官方中文版

    H.264官方中文版,H.264官方中文版,H.264官方中文版,H.264官方中文版

    標簽: 264

    上傳時間: 2013-05-27

    上傳用戶:h886166

主站蜘蛛池模板: 大新县| 上杭县| 盐城市| 岗巴县| 株洲县| 林甸县| 镇沅| 横山县| 抚州市| 定西市| 浦东新区| 梅州市| 勐海县| 清徐县| 江安县| 郑州市| 沭阳县| 师宗县| 梅州市| 玛多县| 本溪市| 县级市| 容城县| 孟村| 阳谷县| 伊宁市| 民权县| 潞城市| 阳曲县| 弥勒县| 泸溪县| 芜湖县| 贵港市| 百色市| 滁州市| 晋城| 茶陵县| 东城区| 长泰县| 台南市| 长阳|