FIFO的verilog代碼
標(biāo)簽： verilog FIFO 代碼
上傳時(shí)間： 2013-11-22
上傳用戶：不懂夜的黑
FIFO
標(biāo)簽： FIFO
上傳時(shí)間： 2013-11-08
上傳用戶：wgh_kf
FIFO設(shè)計(jì)，有代碼，可以自己照著操作下哈
上傳時(shí)間： 2013-11-12
上傳用戶：sammi
設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對(duì)性變差，某些情況下會(huì)變得不方便或者將增加硬件成本。此時(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)計(jì)者在適當(dāng)?shù)臅r(shí)候選用。這種方法也適合于不定長(zhǎng)包的處理。
標(biāo)簽： FPGA FIFO 信元 設(shè)計(jì)方法
上傳時(shí)間： 2014-01-13
上傳用戶：mengmeng444425
異步FIFO結(jié)構(gòu)設(shè)計(jì)簡(jiǎn)介
上傳時(shí)間： 2013-11-02
上傳用戶：786334970
上傳用戶：nunnzhy
上傳時(shí)間： 2013-12-22
上傳用戶：ccxzzhm
上傳時(shí)間： 2013-10-31
上傳用戶：qq21508895
上傳時(shí)間： 2013-11-05
上傳用戶：ch3ch2oh
關(guān)于操作系統(tǒng):先進(jìn)先出調(diào)度算法（FIFO）處理缺頁(yè)中斷
標(biāo)簽： FIFO 操作系統(tǒng) 中斷 調(diào)度算法
上傳時(shí)間： 2014-01-03
上傳用戶：CHENKAI
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
