課程實(shí)驗(yàn),自己做的一個(gè)關(guān)于請(qǐng)求分布的程序, 采用先進(jìn)先出算法(FIFO)和最近最久未使用算法(LRU)進(jìn)行頁面的置換
標(biāo)簽： FIFO LRU 算法 實(shí)驗(yàn)
上傳時(shí)間： 2014-02-01
上傳用戶：shawvi
用verilog語言在fpga中實(shí)現(xiàn)FIFO功能！
標(biāo)簽： verilog fpga FIFO 語言
上傳時(shí)間： 2015-05-02
上傳用戶：epson850
異步FIFO控制器的設(shè)計(jì) 主要用于異步先進(jìn)先出控制器的設(shè)計(jì)。 所用語言Verilog HDL.
標(biāo)簽： Verilog FIFO HDL 控制器
上傳時(shí)間： 2014-11-05
上傳用戶：bjgaofei
systemverilog編寫的FIFO例子
標(biāo)簽： systemverilog FIFO 編寫
上傳時(shí)間： 2014-11-17
上傳用戶：dapangxie
This program configures the external memory interface and CAN to receieve data in a FIFO buffer and store the data in XRAM. Meant to receive data from another CAN device.
標(biāo)簽： configures and interface external
上傳時(shí)間： 2015-05-07
上傳用戶：zhangyi99104144
89S52上實(shí)現(xiàn)51單片機(jī)的串口FIFO功能。即串口的收和發(fā)均采用了FIFO作為緩沖。相信這個(gè)程序有助于單片機(jī)的新手編寫串口操作
標(biāo)簽： FIFO 89S52 串口 51單片機(jī)
上傳用戶：曹云鵬
用HDL語言編寫的通用FIFO源碼，通過對(duì)FIFO的寬度和深度進(jìn)行配置，可以產(chǎn)生我們所需要的FIFO，還包括FIFO的測(cè)試程序和仿真Makefile腳本
標(biāo)簽： FIFO HDL 語言 編寫
上傳時(shí)間： 2014-01-03
上傳用戶：miaochun888
該文件是先入先出FIFO的源代碼和測(cè)試文件
標(biāo)簽： FIFO 源代碼 測(cè)試
上傳時(shí)間： 2015-05-14
上傳用戶：1427796291
8*8位的先入先出（FIFO）數(shù)據(jù)緩沖器的vhdl源程序
標(biāo)簽： FIFO vhdl 數(shù)據(jù)緩沖器 源程序
上傳時(shí)間： 2015-05-26
上傳用戶：sy_jiadeyi
68013 Usb2.0芯片FIFO驅(qū)動(dòng)驅(qū)動(dòng)程序源代碼
標(biāo)簽： 68013 FIFO 2.0 Usb
上傳時(shí)間： 2013-12-26
上傳用戶：LIKE
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<del id="uosai"></del>
