国产欧美日韩三级,国产精品av久久久久久麻豆网,羞羞网站在线免费观看

FPGA實(shí)踐訓(xùn)練的資料

Adaboost算法的VLSI設計研究和FPGA實現(xiàn).rar

隨著計算機科學在人機交互領域的極大發(fā)展，作為人臉信息處理中的一項關鍵技術，人臉檢測現(xiàn)在已經(jīng)成為模式識別，計算機視覺和人機交互領域不可缺少的一部分。但是，人臉檢測算法存在計算量大、速度慢等缺點。軟件實現(xiàn)方式無法達到實時處理要求，而現(xiàn)有的硬件實現(xiàn)需要占用大量硬件資源。本文針對現(xiàn)有人臉檢測硬件實現(xiàn)的缺點，通過對Adaboost算法和現(xiàn)有硬件結(jié)構(gòu)的分析，提出了雙流水線硬件檢測架構(gòu)：掃描窗口流水線、特征向量流水線。并在Vertex-II Pro FPGA平臺驗證成功，達到實時檢測的標準。具體工作和創(chuàng)新點包括如下幾點：介紹了人臉檢測的原理以及人臉檢測經(jīng)典算法。其中，詳細介紹了Adaboost算法。對現(xiàn)有的結(jié)構(gòu)進行詳細分析。指出現(xiàn)有各架構(gòu)的缺點，即資源占用多，檢測速度慢。針對這兩個問題，本文提出了一個適合嵌入式應用的掃描窗口、特征向量雙流水線檢測硬件架構(gòu)，詳細說明了該架構(gòu)的工作原理，并在該架構(gòu)基礎上，通過加入預測加載技術，進一步提高檢測速度。隨后，采用存儲器訪問效率，架構(gòu)內(nèi)部存儲單元大小，檢測時間長短，運算單元數(shù)量四個標準，詳細比較了新架構(gòu)和現(xiàn)有架構(gòu)的差別，顯示出新架構(gòu)的優(yōu)勢。基于提出的架構(gòu)，給出了Adaboost人臉檢測系統(tǒng)的VLSI實現(xiàn)方案。本文中，采用自頂向下的設計方法將人臉檢測系統(tǒng)分成若干個子模塊，然后對每個子模塊進行詳細的設計和說明，給出了每個子模塊的硬件架構(gòu)、狀態(tài)轉(zhuǎn)換以及verilog實現(xiàn)后的仿真波形。采用Xilinx公司的VII Pro FPGA開發(fā)板完成人臉檢測系統(tǒng)的硬件驗證。FPGA驗證結(jié)果表明對于QCIF分辨率的視頻圖像，人臉檢測系統(tǒng)能夠達到50fps的檢測速度，滿足實時檢測的要求。

標簽： Adaboost VLSI FPGA

上傳時間： 2013-06-15

上傳用戶：1193169035
FPGA可配置端口電路的設計.rar

可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動，完成對芯片的測試功能以及對芯片電路保護等。本文采用了自頂向下和自下向上的設計方法，依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理，運用Cadence的設計軟件，結(jié)合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內(nèi)容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉(zhuǎn)換的控制，對16種狀態(tài)機的轉(zhuǎn)換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構(gòu)架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實現(xiàn)以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設置不同的上、下MOS管尺寸來調(diào)整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動大負載的功能。通過對管子尺寸的大小設置和驅(qū)動大小的仿真表明：在實現(xiàn)TTL高電平輸出時，最大的驅(qū)動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅(qū)動電流為140mA[8]；同樣，在實現(xiàn)CMOS高電平最大驅(qū)動電流達到200mA,而xilinx4006e的CMOS驅(qū)動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動能力更加強大。

標簽： FPGA 可配置端口

上傳時間： 2013-07-20

上傳用戶：頂?shù)弥?/p>
基于FPGA的8PSK調(diào)制解調(diào)技術研究.rar

軟件無線電是近年提出的新的通信體系，由于其具有靈活性和可重配置性并且符合通信的發(fā)展趨勢，已成為通信系統(tǒng)設計的研究熱點。因此對基于軟件無線電的調(diào)制解調(diào)技術進行深入細致的研究非常有意義。本文首先從闡述軟件無線電的理論基礎入手，對多速率信號處理中的內(nèi)插和抽取、帶通采樣、數(shù)字變頻等技術進行了分析與探討，為設計和實現(xiàn)8PSK調(diào)制解調(diào)器提供了非常重要的理論依據(jù)。然后，研究了8PSK調(diào)制解調(diào)技術，詳細論述了它們的基本概念和原理，提出了系統(tǒng)實現(xiàn)方案，在DSP+FPGA平臺上實現(xiàn)了8PSK信號的正確調(diào)制解調(diào)。文中著重研究了突發(fā)通信的同步和頻偏糾正算法，針對同步算法選取了一種基于能量檢測法的快速位同步算法，采用相關器實現(xiàn)，同時實現(xiàn)位同步和幀同步。并且對于突發(fā)通信的多普勒頻偏糾正，設計了一個基于自動頻率控制(AFC)環(huán)的頻偏檢測器，通過修改數(shù)控振蕩器(NCO)的頻率控制字方法來校正本地載波頻率，整個算法結(jié)構(gòu)簡單，運算量小，頻偏校正速度快，具有較好的實用性。其次，對相干解調(diào)的初始相位進行糾正時，提出了一種簡單易行的CORDIC方法，同時對FPGA編程當中的一些關鍵問題進行了介紹。最后，設計了自適應調(diào)制解調(diào)器，根據(jù)信噪比和誤碼率來自適應的改變調(diào)制方式，以達到最佳的傳輸性能。

標簽： FPGA 8PSK 調(diào)制解調(diào)

上傳時間： 2013-04-24

上傳用戶：mingaili888
嵌入式TCPIP協(xié)議的FPGA實現(xiàn).rar

隨著Internet的不斷發(fā)展，人們希望日常生活中所用到的嵌入式設備都能夠很方便地實現(xiàn)Intemet接入，這對嵌入式系統(tǒng)設計提出了新的挑戰(zhàn)，要求低成本、多功能、高性能。這些是目前嵌入式系統(tǒng)設計的熱點。可編程邏輯器件FPGA在過去的幾十年中取得了飛速發(fā)展，從最初的幾千門到現(xiàn)在的幾百萬門，可靠性與集成度不斷提高，而功耗和成本卻在不斷降低，具有很高的性價比。再加上開發(fā)周期短、對開發(fā)人員的要求相對較低的優(yōu)點，因此被大量應用于嵌入式系統(tǒng)設計中。本文是基于FPGA高性價比、可靈活配置的特點，也是當前流行的“微控制器+FPGA”的嵌入式系統(tǒng)設計方式，所以我們提出了基于FPGA的實現(xiàn)方案。本文通過在FPGA中硬件實現(xiàn)嵌入式TCP/IP協(xié)議(包括UDP、IP、ARP、TCP等網(wǎng)絡協(xié)議)以及以太網(wǎng)MAC協(xié)議，并提供標準MII接口，通過外接PHY實現(xiàn)網(wǎng)絡連接。最終成功地通過了驗證。基于FPGA的實現(xiàn)可以有效地降低成本，同時可以在其中集成其他功能模塊，提高整個系統(tǒng)的集成度，減小PCB版圖面積和布線復雜度，有利于提高系統(tǒng)可靠性。因此，本研究課題對嵌入式系統(tǒng)設計有很大的實用價值。

標簽： TCPIP FPGA 嵌入式

上傳時間： 2013-04-24

上傳用戶：xlcky
基于DSP和FPGA的機器人運動控制系統(tǒng)的研究.rar

近年來，基于DSP和FPGA的運動控制系統(tǒng)己成為新一代運動控制系統(tǒng)的主流。基于DSP和FPGA的運動控制系統(tǒng)不僅具有信息處理能力強，而且具有開放性、實時性、可靠性的特點，因此在機器人運動控制領域具有重要的應用價值。論文從步行康復訓練器的設計與制作出發(fā)，主要進行機器人的運動控制系統(tǒng)設計和研究。文章首先提出了多種運動控制系統(tǒng)的實現(xiàn)方案。根據(jù)它們的優(yōu)缺點，選定以DSP和FPGA為核心進行運動控制系統(tǒng)平臺的設計。論文詳細研究了以DSP和FPGA為核心實現(xiàn)運動控制系統(tǒng)的軟、硬件設計，利用DSP實現(xiàn)運動控制系統(tǒng)總體結(jié)構(gòu)與相關功能模塊，利用FPGA實現(xiàn)運動控制系統(tǒng)地址譯碼電路、脈沖分配電路以及光電編碼器信號處理電路，并對以上電路系統(tǒng)進行了功能仿真和時序仿真。結(jié)果表明，基于DSP和FPGA為核心的運動控制系統(tǒng)不僅實現(xiàn)了設計功能要求，同時提高了機器人運動控制系統(tǒng)的開放性、實時性和可靠性，并大大減小了系統(tǒng)的體積與功耗。

標簽： FPGA DSP 機器人

上傳時間： 2013-05-29

上傳用戶：dajin
基于FPGA和DSP的車牌識別系統(tǒng)的硬件設計與實現(xiàn).rar

隨著交通工具的迅猛發(fā)展，智能交通系統(tǒng)(Intelligent TransportationSystems，簡稱ITS)在交通管理中受到廣泛的關注。而在ITS中，車牌識別(LicensePlate Recognition，簡稱LPR)是其核心技術。車牌識別系統(tǒng)主要由數(shù)據(jù)采集和車牌識別算法兩個部分組成。由于車牌清晰程度、攝像機性能、氣候條件等因素的影響，牌照中的字符可能出現(xiàn)不清楚、扭曲、缺損或污跡干擾，這都給識別造成一定難度。因此，在復雜背景中快速準確地進行車牌定位成為車牌識別系統(tǒng)的難點。本文研究和設計了一種集圖象采集，圖象識別，圖象傳輸?shù)扔谝惑w的實時嵌入式系統(tǒng)。該平臺包括硬件系統(tǒng)設計與應用程序開發(fā)兩個方面，充分利用TI公司的C6000系列DSP強大的并行運算能力、以及FPGA的靈活時序邏輯控制技術，從硬件方面實現(xiàn)系統(tǒng)的高速運行。本文的主要工作有兩部分組成，具體如下： (1) 在硬件設計方面：實現(xiàn)由A/D、電源、FPGA、DSP以及SDRAM和FLASH所組成的車牌識別系統(tǒng)；設計并完成系統(tǒng)的原理圖和印制板圖；完成電路板調(diào)試，以及完成FPGA．在高速圖像采集中的veriIog應用程序開發(fā)。 (2) 在軟件開發(fā)方面：完成Philips公司的SAA7113H的配置代碼開發(fā)，以及DSP底層的部分驅(qū)動程序開發(fā)。該系統(tǒng)能夠?qū)崿F(xiàn)25幀每秒的數(shù)字視頻流圖像數(shù)據(jù)的輸出，并由FPGA負責完成一幅720×572數(shù)據(jù)量的圖像采集。DSP負責系統(tǒng)的嵌入式操作，包括系統(tǒng)的控制和車牌識別算法的實現(xiàn)。目前，嵌入式車牌識別系統(tǒng)硬件平臺已經(jīng)搭建成功，系統(tǒng)軟件代碼程序也已經(jīng)開發(fā)完成。本系統(tǒng)能夠?qū)崿F(xiàn)高速圖像采集、嵌入式操作與車牌識別算法、UART數(shù)據(jù)通信等功能，具有速度快、穩(wěn)定性高、體積小、功耗低等特點，為車牌識別算法提供一個較好的驗證平臺。

標簽： FPGA DSP 車牌識別系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：yangbo69
基于FPGA的TS流復用器及其接口的設計與實現(xiàn).rar

在數(shù)字電視系統(tǒng)中，MPEG-2編碼復用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統(tǒng)計復用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復用器的研究開發(fā)非常重要。本文針對復用器及其接口技術進行研究并設計出成形產(chǎn)品。文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現(xiàn)方法，并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設計方法，并通過了硬件驗證。本文的主要工作如下： ●首先對復用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設計了SI信息提取與重構(gòu)的硬件平臺，并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了．ASI接口，主要分析了位同步的實現(xiàn)過程，實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設計。 ●在FPGA上實現(xiàn)了DS3接口，提出并實現(xiàn)了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計，并進行調(diào)試監(jiān)測。本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分，硬件平臺及接口采用Verilog語言實現(xiàn)，PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設計更加靈活，且軟件設計與硬件設計可同時進行，極大的提高了工作效率。整個項目設計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設計平臺下設計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復用器，經(jīng)測試達到了預期的性能和技術指標。

標簽： FPGA TS流復用器

上傳時間： 2013-08-03

上傳用戶：gdgzhym
基于FPGA的高速IIR數(shù)字濾波器設計與實現(xiàn).rar

數(shù)字濾波器是現(xiàn)代數(shù)字信號處理系統(tǒng)的重要組成部分之一。ⅡR數(shù)字濾波器又是其中非常重要的一類慮波器，因其可以較低的階次獲得較高的頻率選擇特性而得到廣泛應用。本文研究了ⅡR數(shù)字濾波器的常用設計方法，在分析各種ⅡR實現(xiàn)結(jié)構(gòu)的基礎上，利用MATLAB針對并聯(lián)型結(jié)構(gòu)的ⅡR數(shù)字濾波器做了多方面的仿真，從理論分析和仿真情況確定了所要設計的ⅡR數(shù)字濾波器的實現(xiàn)結(jié)構(gòu)以及中間數(shù)據(jù)精度。然后基于FPGA的結(jié)構(gòu)特點，研究了ⅡR數(shù)字濾波器的FPGA設計與實現(xiàn)，提出應用流水線技術和并行處理技術相結(jié)合的方式來提高ⅡR數(shù)字濾波器處理速度的方法，同時又從ⅡR數(shù)字濾波器的結(jié)構(gòu)特性出發(fā)，提出利用ⅡR數(shù)字濾波器的分解技術來改善ⅡR濾波器的設計。在ⅡR實現(xiàn)方面，本文采用Verilog HDL語言編寫了相應的硬件實現(xiàn)程序，將內(nèi)置SignalTap Ⅱ邏輯分析器的ⅡR設計下載到FPGA芯片，并利用Altera公司的SignalTap Ⅱ邏輯分析儀進行了定性測試，同時利用HP頻譜儀進行定性與定量的觀測，仿真與實驗測試結(jié)果表明設計方法正確有效。

標簽： FPGA IIR 數(shù)字

上傳時間： 2013-04-24

上傳用戶：rockjablew
快速傅立葉變換（FFT）的FPGA實現(xiàn).rar

隨著數(shù)字電子技術的發(fā)展，數(shù)字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。快速傅立葉變換(FFT)使離散傅立葉變換的運算時間縮短了幾個數(shù)量級，在數(shù)字信號處理領域被廣泛應用。FFT已經(jīng)成為現(xiàn)代信號處理的重要手段之一。現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應用和發(fā)展，也使電子設計的規(guī)模和集成度不斷提高。同時基于FPGA實現(xiàn)FFT的設計方法和思想被提出。本次設計的目的是快速傅立葉變換(FFT)的FPGA實現(xiàn)。此文在分析了快速傅立葉算法的基礎上，提出了一種頻率抽取基4 FFT的FPGA設計方案，針對現(xiàn)有FFT的FPGA實現(xiàn)過程中蝶形運算需要頻繁乘以多個旋轉(zhuǎn)因子提出了改進方法，減少了旋轉(zhuǎn)因子的乘法次數(shù)和存儲空間，加快了蝶形運算的速度，設計的地址映射方法，無需運算即可得到所需數(shù)據(jù)的存放地址，并結(jié)合采用乒乓結(jié)構(gòu)和流水線方式，來提高快速傅立葉變換(FFT)FPGA實現(xiàn)的速度。描述了一片F(xiàn)PGA芯片內(nèi)完成了整個FFT處理器的電路設計，經(jīng)過模塊時序仿真和數(shù)據(jù)的驗證及測試，達到工作在50MHz時鐘頻率的設計要求。最后對后續(xù)設計做了描述，并對用FPGA實現(xiàn)FFT做了展望。

標簽： FPGA FFT 傅立葉變換

上傳時間： 2013-04-24

上傳用戶：康郎
基于AVR和FPGA的SOC—FPSLIC的無人機下級控制系統(tǒng).rar

論文提出了一種基于FPSLIC的下位機控制器系統(tǒng)設計，并且在嵌入式硬件和軟件的聯(lián)合調(diào)度之下予以實現(xiàn)，并將該系統(tǒng)應用于微小型無人直升機MUAV控制上。微小型無人直升機體積小、重量輕、隱蔽性好、機動性強、易實現(xiàn)懸停和超低空飛行，因此在軍用和民用領域都有廣泛的應用前景。微小型無人直升機在空中執(zhí)行任務時需要實時獲得在空間的姿態(tài)和高度位置信息，然后通過調(diào)制舵機狀態(tài)來調(diào)整飛行器的空中姿態(tài)，糾正飛行路線，而MUAV的飛控系統(tǒng)需要具有負荷輕，功能強大，實時性強以及低功耗的特點，對嵌入式處理器要求較高，所以針對MUAV的控制采用上下位機聯(lián)合控制的結(jié)構(gòu)。并且由于目前現(xiàn)有的下位機控制器滿足不了MUAV控制發(fā)展的需求，所以本文中利用FPS[JC優(yōu)越的性能，實現(xiàn)了一種新的下位機控制器的設計，具有體積小、重量輕、價格低、功耗低、實時性強、可靠性高、擴展性好等優(yōu)點的同時，完成了基于PWM的舵機的控制和基于Kalman濾波的多傳感器的數(shù)據(jù)融合，以及上下位機之間的通訊等功能，具有較強的使用和應用價值。論文首先介紹了MUAV飛行控制的結(jié)構(gòu)，以及下位機實現(xiàn)功能的模塊劃分。然后是對MUAV控制系統(tǒng)相關理論的介紹，包括舵機控制的原理和方法以及多傳感器數(shù)據(jù)融合的理論。其次論文介紹了基于FPSLIC的下位機控制器系統(tǒng)的軟硬件設計。在硬件設計上，給出了硬件總體設計方案，并對各個功能模塊進行了詳細論述，軟件部分在給出了主要的框架和功能劃分后，主要介紹了利用FPSLIC的FPGA部分實現(xiàn)PWM控制和測量的模塊以及AVR部分對多傳感器信息進行Kalman濾波融合的實現(xiàn)。最后在實驗室的汽油無人直升機的測試平臺上進行了舵機控制和高度測試實驗，取得了滿意的實驗結(jié)果。

標簽： FPSLIC FPGA AVR SOC

上傳時間： 2013-04-24

上傳用戶：fredguo