本資料是關(guān)于Altera FPGA的選型及開(kāi)發(fā)，內(nèi)容大綱是：Altera的 FPGA體系結(jié)構(gòu)簡(jiǎn)介；Altera的 FPGA選型策略；嵌入式邏輯分析工具SignalTAPII的使用；基于CPLD的FPGA配制方法。
標(biāo)簽： Altera FPGA 選型
上傳時(shí)間： 2014-12-28
上傳用戶：hebanlian
很有用的一篇基于FPGA的視頻圖像處理系統(tǒng)的論文
標(biāo)簽： FPGA 視頻圖像 處理系統(tǒng)
上傳時(shí)間： 2013-10-18
上傳用戶：dave520l
提出一種基于FPGA的實(shí)時(shí)視頻信號(hào)處理平臺(tái)的設(shè)計(jì)方法，該系統(tǒng)接收低幀率數(shù)字YCbCr 視頻信號(hào)，對(duì)接收的視頻信號(hào)進(jìn)行格式和彩色空間轉(zhuǎn)換、像素和，利用片外SDRAM存儲(chǔ)器作為幀緩存且通過(guò)時(shí)序控制器進(jìn)行幀率提高，最后通過(guò)VGA控制模塊對(duì)圖像信號(hào)進(jìn)行像素放大并在VGA顯示器上實(shí)時(shí)顯示。整個(gè)設(shè)計(jì)使用Verilog HDL語(yǔ)言實(shí)現(xiàn)，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對(duì)功能進(jìn)行了驗(yàn)證。
標(biāo)簽： FPGA 實(shí)時(shí)視頻 信號(hào)處理平臺(tái)
上傳時(shí)間： 2013-11-10
上傳用戶：sjb555
本文詳細(xì)介紹了有關(guān)FPGA的開(kāi)發(fā)流程，對(duì)初學(xué)者會(huì)有很大的指導(dǎo)作用。
標(biāo)簽： Quest Time FPGA 開(kāi)發(fā)流程
上傳時(shí)間： 2013-11-18
上傳用戶：simonpeng
介紹了一種基于DSP和FPGA的磁鐵電源控制器的設(shè)計(jì)方案，闡述了該控制器硬件系統(tǒng)的組成，包括信號(hào)調(diào)理電路、中間數(shù)據(jù)處理部分、后端的驅(qū)動(dòng)電路。同時(shí)給出了DSP和FPGA之間通過(guò)SPI接口通信的具體流程和輸出PWM波形死區(qū)部分的控制流程。設(shè)計(jì)的磁鐵電源控制器有很好的控制和運(yùn)算能力，同時(shí)具有很好的靈活性和可靠性。
標(biāo)簽： FPGA DSP 磁鐵 電源控制器
上傳時(shí)間： 2014-01-27
上傳用戶：suicoe
為了實(shí)現(xiàn)對(duì)非相干雷達(dá)的接收相參處理，基于數(shù)字穩(wěn)定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語(yǔ)言，設(shè)計(jì)了一種基于FPGA的DSU硬件實(shí)現(xiàn)方法。實(shí)驗(yàn)結(jié)果表明基于FPGA的DSU方法可以提高程序的執(zhí)行效率和系統(tǒng)的實(shí)時(shí)性，可實(shí)現(xiàn)非相參雷達(dá)的相參化功能。
標(biāo)簽： FPGA 數(shù)字穩(wěn)定校正
上傳時(shí)間： 2013-10-14
上傳用戶：603100257
基于FPGA的FFT算法實(shí)現(xiàn)
標(biāo)簽： FPGA FFT 算法
上傳用戶：chongchongsunnan
基于FPGA的循環(huán)冗余校驗(yàn)算法實(shí)現(xiàn)
標(biāo)簽： FPGA 循環(huán)冗余 校驗(yàn)算法
上傳時(shí)間： 2013-10-09
上傳用戶：busterman
基于FPGA的FIR數(shù)字濾波器算法實(shí)現(xiàn)
標(biāo)簽： FPGA FIR 數(shù)字濾波器 算法
上傳時(shí)間： 2013-11-12
上傳用戶：xz85592677
《基于Xilinx FPGA的OFDM通信系統(tǒng)基帶設(shè)計(jì)》附帶的代碼
標(biāo)簽： Xilinx FPGA OFDM 通信系統(tǒng)
上傳時(shí)間： 2014-01-10
上傳用戶：15501536189
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
