本文是以數(shù)位訊號(hào)處理器DSP（Digital Singal Processor）之核心架構(gòu)為主體的數(shù)位式溫度控制器開(kāi)發(fā)，而其主要分為硬體電路與軟體程式兩部分來(lái)完成。而就硬體電路來(lái)看分為量測(cè)電路模組、DSP周邊電路及RS232通訊模組、輸出模組三個(gè)部分，其中在輸出上可分為電流輸出、電壓輸出以及binary command給加熱驅(qū)動(dòng)裝置, RS232 除了可以與PC聯(lián)絡(luò)外也可以與具有CPU的熱能驅(qū)動(dòng)器做命令傳輸。在計(jì)畫(huà)中分析現(xiàn)有工業(yè)用加熱驅(qū)動(dòng)裝置和溫度曲線的關(guān)係，並瞭解其控制情況。軟體方面即是溫控器之中央處理器程式，亦即DSP控制程式，其中包括控制理論、感測(cè)器線性轉(zhuǎn)換程式、I/O介面及通訊協(xié)定相關(guān)程式。在控制法則上，提出一個(gè)新的加熱體描述模型，然後以前饋控制為主並輔以PID控制，得到不錯(cuò)的控制結(jié)果。
標(biāo)簽： Processor Digital Singal DSP
上傳時(shí)間： 2013-12-24
上傳用戶(hù)：zjf3110
進(jìn)程間通信14 說(shuō)明了進(jìn)程控制原語(yǔ)并且觀察了如何調(diào)用多個(gè)進(jìn)程。但是這些進(jìn)程之間交換信息的 唯一方法是經(jīng)由f o r k或e x e c傳送打開(kāi)文件，或通過(guò)文件系統(tǒng)。本章將說(shuō)明進(jìn)程之間相互通信的 其他技術(shù)—I P C（InterProcess Communication）。
標(biāo)簽： 進(jìn)程 進(jìn)程間通信 控制 傳送
上傳時(shí)間： 2013-12-03
上傳用戶(hù)：zhenyushaw
在SamSung2440開(kāi)發(fā)板上wince.net系統(tǒng)下，利用標(biāo)準(zhǔn)的imgdecmp.dll接口，實(shí)現(xiàn)了jpeg.bmp.gif.png等圖片的顯示，在armv4i環(huán)境下絕對(duì)可用
標(biāo)簽： SamSung wince 2440 net
上傳時(shí)間： 2017-06-08
上傳用戶(hù)：JasonC
采用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)可以快速實(shí)現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時(shí)常常需要數(shù)小時(shí)的時(shí)間，以至于許多設(shè)計(jì)者甚至通過(guò)在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價(jià)來(lái)提高編制速度。電路編制過(guò)程中大部分時(shí)間花費(fèi)在布線階段，因此有效的布線算法能極大地減少布線時(shí)間。 許多布線算法已經(jīng)被開(kāi)發(fā)并獲得應(yīng)用，其中布爾可滿(mǎn)足性(SAT)布線算法及幾何查找布線算法是當(dāng)前最為流行的兩種。然而它們各有缺點(diǎn)：基于SAT的布線算法在可擴(kuò)展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當(dāng)實(shí)際問(wèn)題具有嚴(yán)格的布線約束條件時(shí)，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問(wèn)題的新型算法，具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動(dòng)態(tài)的基礎(chǔ)上，確定了一種FPGA布線結(jié)構(gòu)模型，即一個(gè)基于SRAM的對(duì)稱(chēng)陣列(島狀)FPGA結(jié)構(gòu)作為研究對(duì)象，該模型僅需3個(gè)適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺(tái)上運(yùn)行，選擇了美國(guó)北卡羅來(lái)納州微電子中心的20個(gè)大規(guī)模電路作為基準(zhǔn)，并在布線前采用VPR399對(duì)每個(gè)電路都生成30個(gè)布局，從而使所有的布線算法都能夠直接在這些預(yù)制電路上運(yùn)行。 2、詳細(xì)研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動(dòng)的布線算法PathFinder，一種快速的時(shí)延驅(qū)動(dòng)的布線算法VPR430和一種協(xié)商A
上傳時(shí)間： 2013-05-18
上傳用戶(hù)：ukuk
什么是目前FPGA應(yīng)用工程師面對(duì)的最主要設(shè)計(jì)問(wèn)題？如何解決？當(dāng)開(kāi)始一個(gè)新的FPGA設(shè)計(jì)時(shí)，你們會(huì)推薦客戶(hù)采用什么樣的流程？對(duì)于I/O信號(hào)分布的處理，有什么建議可以提供給客戶(hù)？如果你的客戶(hù)準(zhǔn)備移植到另外一個(gè)FPGA、結(jié)構(gòu)化ASIC或ASIC，你會(huì)建議你的客戶(hù)如何做？
上傳時(shí)間： 2013-09-01
上傳用戶(hù)：561596
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-11-13
上傳用戶(hù)：瓦力瓦力hong
可編程邏輯器件（PLD）是嵌入式工業(yè)設(shè)計(jì)的關(guān)鍵元器件。在工業(yè)設(shè)計(jì)中，PLD已經(jīng)從提供簡(jiǎn)單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術(shù)在通信、電機(jī)控制、I/O模塊以及圖像處理等應(yīng)用中支持 I/O 擴(kuò)展，替代基本的微控制器 （MCU） 或者數(shù)字信號(hào)處理器 （DSP）。 隨著系統(tǒng)復(fù)雜度的提高，F(xiàn)PGA還能夠集成整個(gè)芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應(yīng)用中都具有以下優(yōu)點(diǎn)： 1. 設(shè)計(jì)集成——使用FPGA作為協(xié)處理器或者SoC，在一個(gè)器件平臺(tái)上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個(gè)公共開(kāi)發(fā)平臺(tái)的一片 FPGA中，使工業(yè)設(shè)計(jì)能夠適應(yīng)協(xié)議、IP以及新硬件功能的發(fā)展變化。 3. 性能調(diào)整——通過(guò)FPGA中的嵌入式處理器、定制指令和IP模塊，增強(qiáng)性能，滿(mǎn)足系統(tǒng)要求。 4. 過(guò)時(shí)保護(hù)——較長(zhǎng)的 FPGA 產(chǎn)品生命周期，通過(guò) FPGA 新系列的器件移植，延長(zhǎng)工業(yè)產(chǎn)品的生命周期，保護(hù)硬件不會(huì)過(guò)時(shí)。 5. 熟悉的工具——使用熟悉的、功能強(qiáng)大的集成工具，簡(jiǎn)化設(shè)計(jì)和軟件開(kāi)發(fā)、IP集成以及調(diào)試。
標(biāo)簽： FPGA 工業(yè)應(yīng)用
上傳時(shí)間： 2014-12-28
上傳用戶(hù)：rnsfing
FPGA 設(shè)計(jì)人員在滿(mǎn)足關(guān)鍵時(shí)序余量的同時(shí)力爭(zhēng)實(shí)現(xiàn)更高性能，在這種情況下，存儲(chǔ)器接口的設(shè)計(jì)是一個(gè)一向構(gòu)成艱難而耗時(shí)的挑戰(zhàn)。Xilinx FPGA 提供 I/O 模塊和邏輯資源，從而使接口設(shè)計(jì)變得更簡(jiǎn)單、更可
標(biāo)簽： Xilinx FPGA 存儲(chǔ)器接口 生成器
上傳時(shí)間： 2013-10-15
上傳用戶(hù)：ecooo
結(jié)合坐標(biāo)采集和處理在新型激光光幕靶中的應(yīng)用，針對(duì)傳統(tǒng)激光光幕靶處理器I/O緊缺、處理速度慢、存在錯(cuò)報(bào)、漏報(bào)，無(wú)法測(cè)試子彈連發(fā)坐標(biāo)等問(wèn)題，提出了一種以FPGA為核心的坐標(biāo)采集和處理系統(tǒng)的設(shè)計(jì)方法。設(shè)計(jì)中采用了自頂向下的設(shè)計(jì)方法，將該系統(tǒng)依據(jù)邏輯功能劃分為3個(gè)模塊，并在ISE 14.1和Modelsim中進(jìn)行設(shè)計(jì)、編譯、仿真，最后的仿真結(jié)果表明該系統(tǒng)能夠很好地采集到子彈的坐標(biāo)。
標(biāo)簽： FPGA 激光光幕靶 中的應(yīng)用
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：haoxiyizhong
Actel、Altera、Lattice Semiconductor和Xilinx是目前業(yè)界最主要的四大FPGA供應(yīng)商，為了 幫助中國(guó)的應(yīng)用開(kāi)發(fā)工程師更深入地了解FPGA的具體設(shè)計(jì)訣竅，我們特別邀請(qǐng)到了Altera系統(tǒng)應(yīng)用 工程部總監(jiān)Greg Steinke、Xilinx綜合方法經(jīng)理Frederic Rivoallon、Xilinx高級(jí)技術(shù)市場(chǎng)工程師 Philippe Garrault、Xilinx產(chǎn)品應(yīng)用工程部高級(jí)經(jīng)理Chris Stinson、Xilinx IP解決方案工程部總 監(jiān)Mike Frasier、Lattice Semiconductor應(yīng)用工程部總監(jiān)Bertrand Leigh和軟件產(chǎn)品規(guī)劃經(jīng)理Mike Kendrick、Actel公司硅產(chǎn)品市場(chǎng)總監(jiān)Martin Mason和應(yīng)用高級(jí)經(jīng)理Jonathan Alexander為大家傳經(jīng) 授道。 他們將就一系列大家非常關(guān)心的關(guān)鍵設(shè)計(jì)問(wèn)題發(fā)表他們的獨(dú)到見(jiàn)解，包括：什么是目前FPGA應(yīng)用工 程師面對(duì)的最主要設(shè)計(jì)問(wèn)題？如何解決？當(dāng)開(kāi)始一個(gè)新的FPGA設(shè)計(jì)時(shí)，你們會(huì)推薦客戶(hù)采用什么樣 的流程？對(duì)于I/O信號(hào)分布的處理，你們有什么建議可以提供 給客戶(hù)？如果你的客戶(hù)準(zhǔn)備移植到另外一個(gè)FPGA、ASIC和結(jié)構(gòu)化ASIC之間進(jìn)行抉擇？(下)">結(jié)構(gòu)化 ASIC或ASIC，你會(huì)建議你的客戶(hù)如何做？
上傳時(shí)間： 2013-11-09
上傳用戶(hù)：xinshou123456
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<center id="0e88k"></center>