ETL-002 FPGA開發板是以Altera公司的最新系列Cyclone III中的3C10為主芯片，并提供了極為豐富的芯片外圍接口資源以及下載線，數據線以及資料光盤等。除了這些硬件外，我們還提供了十多個接口實驗，并公開了電路原理圖和實驗的Verilog源代碼，以便于大家對照學習，并可以在該開發板上進行二次開發。
上傳時間： 2013-10-29
上傳用戶：1477849018@qq.com
2008年，我參加了幾次可編程器件供應商舉辦的技術研討會，讓我留下深刻印象的是參加這些研討會的工程師人數之多，簡直可以用爆滿來形容，很多工程師聚精會神地全天聽講，很少出現吃完午飯就閃人的現象，而且工程師們對研討會上展出的基于可編程器件的通信、消費電子、醫療電子、工業等解決方案也有濃厚的興趣，這和其他器件研討會形成了鮮明的對比。 Garnter和iSuppli公布的數據顯示：2008年，全球半導體整體銷售出現25年以來首次萎縮現象，但是，可編程器件卻還在保持了增長，預計2008年可編程邏輯器件(PLD)市場銷售額增長7.6%，可編程器件的領頭羊美國供應商賽靈思公司2008年營業收入預計升6.5%！在全球經濟危機的背景下，這是非常驕人的業績！也足見可編程器件在應用領域的熱度沒有受到經濟危機的影響！這可能也解釋了為什么那么多工程師對可編程器件感興趣吧。 在與工程師的交流中，我發現，很多工程師非常需要普及以FPGA為代表的可編程器件的應用開發知識，也有很多工程師苦于進階無門，缺乏專業、權威性的指導，在Google上搜索后，我發現很少有幫助工程師設計的FPGA電子書，即使有也只是介紹一些概念性的基礎知識，缺乏實用性和系統性，于是，我萌生了出版一本指導工程師FPGA應用開發電子書的想法，而且這個電子書要突出實用性，讓大家都可以免費下載，并提供許多技巧和資源信息，很高興美國賽靈思公司對這個想法給予了大力支持，賽靈思公司亞太區市場經理張俊偉小姐和高級產品經理梁曉明先生對電子書提出了寶貴的意見，并提供了大量FPGA設計資源，也介紹了一些FPGA設計高手參與了電子書的編撰，很短的時間內，一個電子書項目團隊組建起來，北京郵電大學的研究生田耘先生和賽靈思公司上海辦事處的蘇同麒先生等人都參與了電子書的編寫，他們是有豐富設計經驗的高手，在大家的共同努力下，這本凝結著智慧的FPGA電子書終于和大家見面了！我希望這本電子書可以成為對FPGA有興趣或正在使用FPGA進行開發的工程師的手頭設計寶典之一，也希望這個電子書可以對工程師們學習FPGA開發和進階有實用的幫助！如果可能，未來我們還將出版后續版本！
上傳時間： 2013-10-21
上傳用戶：copu
專用集成電路( ASIC )的出現 ASIC的提出和發展說明集成電路進入了一個新階段。 通用的、標準的集成電路已不能完全適應電子系統的急劇變化和更新換代。各個電子系統廠家都希望生產出具有自己特色的合格產品，只有ASIC產品才能達到這種要求。這也就是自80年代中期以來，ASIC得到廣泛重視的根本原因。 ASIC電路的蓬勃發展推動著設計方法和設計工具的完善，同時也促進著系統設計人員與芯片設計人員的結合和相互滲透。 FPGA的發展：IC-〉ASIC-〉FPGA FPGA分類、結構、設計流程，FPGA設計工具： VHDL Verilog VHDL的仿真 VHDL的綜合 FPGA實現過程 FPGA實現高性能DSP FPGA嵌入式系統設計
上傳時間： 2013-11-06
上傳用戶：lanjisu111
隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關工具的推廣使廣大設計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠將工作重心轉移到功能實現上極大地提高了工作效率任何事務都是一分為二的有利就有弊我們發現現在越來越多的工程師不關心自己的電路實現形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導致物料成本上升更為要命的是由于不了解器件結構更不了解與器件結構緊密相關的設計技巧過分依賴綜合等工具工具不行自己也就束手無策導致問題遲遲不能解決從而嚴重影響開發周期導致開發成本急劇上升 目前我們的設計規模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經步入深亞微米時代而在對待深亞微米的器件上我們的設計方法將不可避免地發生變化要更多地關注以前很少關注的線延時我相信ASIC設計以后也會如此此時如果我們不在設計方法設計技巧上有所提高是無法面對這些龐大的基于深亞微米技術的電路設計而且現在的競爭越來越激勵從節約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯誤認識開始從FPGA器件結構出發以速度路徑延時大小和面積資源占用率為主題描述在FPGA設計過程中應當注意的問題和可以采用的設計技巧本文對讀者的技能基本要求是熟悉數字電路基本知識如加法器計數器RAM等熟悉基本的同步電路設計方法熟悉HDL語言對FPGA的結構有所了解對FPGA設計流程比較了解
上傳時間： 2013-11-06
上傳用戶：asdfasdfd
CoreFFT 是Actel 公司提供的基于Actel FPGA 結構優化的微秒級FFT 運算軟核，為客戶提供功能強大和高效的DSP 解決方案。CoreFFT 應用于Actel 以Flash 和反熔絲技術為基礎的現場可編程門陣列（FPGA）器件，專為講求高可靠性的應用場合而設計，如雷達、地面和高空通信、聲學、石油和醫療信號處理等，應用于需要耐受高溫并對固件錯誤和輻射有免疫能力的場合。CoreFFT 可生成專為Actel FPGA 而優化的軟核，進行FFT 變換，將信號從時域轉移至頻域，從而分析信號的頻譜構成。
上傳時間： 2014-01-17
上傳用戶：hj_18
提出了一種基于FPGA的時鐘跟蹤環路的設計方案,該方案簡化了時鐘跟蹤環路的結構,降低了時鐘調整電路的復雜度。實際電路測試結果表明,該方案能夠使接收機時鐘快速準確地跟蹤發射機時鐘的變化,且時鐘抖動小、穩準度高、工作穩定可靠。
上傳時間： 2014-12-28
上傳用戶：498732662
針對嵌入式機器視覺系統向獨立化、智能化發展的要求，介紹了一種嵌入式視覺系統--智能相機。基于對智能相機體系結構、組成模塊和圖像采集、傳輸和處理技術的分析，對國內外的幾款智能相機進行比較。綜合技術發展現狀，提出基于FPGA+DSP模式的硬件平臺，并提出智能相機的發展方向。分析結果表明，該系統設計可以實現脫離PC運行，完成圖像獲取與分析，并作出相應輸出。 Abstract: This paper introduced an embedded vision system-intelligent camera ，which was for embedded machine vision systems to an independent and intelligent development requirements. Intelligent camera architecture， component modules and image acquisition， transmission and processing technology were analyzed. After comparing integrated technology development of several intelligent cameras at home and abroad， the paper proposed the hardware platform based on FPGA+DSP models and made clear direction of development of intelligent cameras. On the analysis of the design， the results indicate that the system can run from the PC independently to complete the image acquisition and analysis and give a corresponding output.
上傳時間： 2013-10-24
上傳用戶：bvdragon
針對傳統集成電路（ASIC）功能固定、升級困難等缺點，利用FPGA實現了擴頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現NCO模塊，在下變頻模塊調用了硬核乘法器并引入CIC濾波器進行低通濾波，給出了DQPSK解調的原理和實現方法，推導出一種簡便的引入?仔/4固定相移的實現方法。采用模塊化的設計方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發板上成功實現了整個系統。測試結果表明該系統正確實現了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
上傳時間： 2013-11-06
上傳用戶：liu123
為滿足三維大地電磁勘探技術對多個采集站的同步需求，基于FPGA設計了一種晶振頻率校準系統。系統可以調節各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準確度和穩定度的同步信號。系統中使用FPGA設計了高分辨率的時間間隔測量單元，達到0.121 ns的測量分辨率，能對晶振分頻信號與GPS秒脈沖信號的時間間隔進行高精度測量，縮短了頻率校準時間。同時在FPGA內部使用PicoBlaze嵌入式軟核處理器監控系統狀態，并配合滑動平均濾波法對測量得到的時間間隔數據實時處理，有效地抑制了GPS秒脈沖波動對頻率校準的影響。
上傳時間： 2013-10-17
上傳用戶：xsnjzljj
在基于ASIC或FPGA的設計中，設計人員必須認真考慮某些性能標準，他們面臨的挑戰主要體現在面積、速度和功耗方面。 與ASIC一樣，供應商在FPGA設計中也需要應對面積和速度的挑戰。隨著門數不斷增加，FPGA需要更大的面積和尺寸來適應更多的應用，設計工具需要采用更好的算法以便更有效地利用面積。不斷演進的FPGA技術也給設計人員帶來一系列新的挑戰，電源利用率就是其中之一，這對于為手持或便攜式設備設計基于FPGA的嵌入式系統來說是急需解決的問題。
上傳時間： 2013-11-14
上傳用戶：wkchong
