基于I2C 的語音采集與播放 Verilog HDl源代碼
標(biāo)簽： Verilog I2C HDl 語音采集
上傳時間： 2016-07-25
上傳用戶：ggwz258
《Verilog HDl 程序設(shè)計教程》及配套源碼
標(biāo)簽： Verilog HDl 程序設(shè)計 教程
上傳用戶：lxm
北大verilog HDl課件！內(nèi)部資料，內(nèi)含大量的工程實(shí)例，是學(xué)習(xí)的好資料
標(biāo)簽： verilog HDl
上傳時間： 2013-12-29
上傳用戶：s363994250
清華大學(xué)verilog HDl源碼例子，作業(yè)，內(nèi)含源代碼，詳細(xì)的文檔說明，非常有用
標(biāo)簽： verilog HDl 清華大學(xué) 源碼
上傳時間： 2013-12-27
上傳用戶：cc1
Verilog HDl程序設(shè)計教程配套源碼
上傳時間： 2013-12-24
上傳用戶：stampede
Verilog HDl代碼，學(xué)習(xí)一顆看一下
標(biāo)簽： Verilog HDl 代碼
上傳時間： 2014-01-15
上傳用戶：我干你啊
包含了四位計數(shù)器等基本數(shù)字模塊的的verilog HDl程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDl語言進(jìn)行綜合
標(biāo)簽： verilog VHDl HDl 計數(shù)器
上傳時間： 2013-12-19
上傳用戶：hopy
本程序（狀態(tài)機(jī)）使用Verilog HDl語言編寫，并通過QuestaSim仿真。
標(biāo)簽： Verilog HDl 程序 狀態(tài)
上傳時間： 2013-12-26
上傳用戶：894898248
數(shù)字集成電路設(shè)計入門 --從HDl到版圖 于敦山 北大微電子學(xué)系 Verilog完整課件，是學(xué)習(xí)verilog HDl的很好的參考資料。
標(biāo)簽： Verilog HDl 數(shù)字集成 微電子學(xué)
上傳時間： 2013-12-23
上傳用戶：戀天使569
基于Verilog-HDl的硬件電路的實(shí)現(xiàn) 9.4 脈沖頻率的測量與顯示
標(biāo)簽： Verilog-HDl 9.4 硬件電路 測量
上傳用戶：wangchong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
