第一章 數(shù)字信號處理、計(jì)算、程序、算法和硬線邏輯的基本概念 第二章 Verilog Hdl設(shè)計(jì)方法概述 第三章 Verilog Hdl的基本語法 第四章 不同抽象級別的Verilog Hdl模型 第五章 基本運(yùn)算邏輯和它們的Verilog Hdl模型 第六章 運(yùn)算和數(shù)據(jù)流動控制邏輯 第七章 有限狀態(tài)機(jī)和可綜合風(fēng)格的Verilog Hdl
標(biāo)簽： Verilog Hdl 數(shù)字信號處理 基本概念
上傳時(shí)間： 2016-02-08
上傳用戶：ardager
非常號的Verilog Hdl教學(xué)源碼，大家多
標(biāo)簽： Verilog Hdl 源碼
上傳時(shí)間： 2014-01-06
上傳用戶：plsee
Verilog Hdl 高級數(shù)字設(shè)計(jì)源碼 _chapter4
標(biāo)簽： Verilog chapter Hdl 數(shù)字設(shè)計(jì)
上傳時(shí)間： 2014-01-03
上傳用戶：cooran
Verilog Hdl 高級數(shù)字設(shè)計(jì)源碼 _chapter5
上傳時(shí)間： 2013-12-26
上傳用戶：agent
VerilogHdl_advanced_digital_design_code_Ch6 Verilog Hdl 高級數(shù)字設(shè)計(jì)源碼ch6
標(biāo)簽： VerilogHdl_advanced_digital_desig n_code_Ch Verilog Hdl
上傳時(shí)間： 2016-02-12
上傳用戶：lmeeworm
VerilogHdl_advanced_digital_design_code_Ch7 Verilog Hdl 高級數(shù)字設(shè)計(jì) 源碼ch7
上傳時(shí)間： 2013-12-23
上傳用戶：ghostparker
實(shí)現(xiàn)簡單的UART功能,在QUARTUS4.0下編譯通過,采用VERILOG Hdl編寫.
標(biāo)簽： QUARTUS VERILOG UART 4.0
上傳時(shí)間： 2013-12-18
上傳用戶：hfmm633
用verilog Hdl編寫的一些例程，包括加法器/減法器等等，例子較多就不一一列舉了
標(biāo)簽： verilog Hdl 編寫
上傳時(shí)間： 2013-12-20
上傳用戶：fhzm5658
Generic FIFO, writen in verilog Hdl
標(biāo)簽： Generic verilog writen FIFO
上傳時(shí)間： 2016-02-18
上傳用戶：zwei41
Design and Test_Verilog Hdl——EDA先鋒工作室《設(shè)計(jì)與驗(yàn)證—Verilog Hdl》配書源代碼，很多使用的實(shí)例，并有說明，是學(xué)習(xí)Verilog 不可多得的好資料。
標(biāo)簽： Test_Verilog Hdl Verilog Design
上傳用戶：youlongjian0
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
