Verilog HDL的程式，上網找到SPI程式， vspi.v這程式相當好用可用來接收與傳送SPI，並且寫了一個傳輸信號測試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過MAX+PULS II軟體進行模擬，而最外層的程式是test_createspi.v！
上傳時間： 2017-03-06
上傳用戶：onewq
隨著微電子技術的迅猛發展，集成電路組成的電子系統集成度越來越高，使得芯片 的復雜性不斷上升，單片的成本卻不斷降低。FPGA產品的邏輯單元越來越多，性能越 來越高，單位成本和功耗向越來越低的方向發展，使得可編程片上系統SOPC(System On Programmable Chip)設計成為必然趨勢。SD存儲卡因具備體積小、儲容量高、可擦寫、 價格低以及非易失性等特點被廣泛應用于手機、數碼相機、MP3播放器等領域。 美國Altera公司開發的基于SOPC技術的Nios U嵌入式處理器，是一個可變結構、 通用型的32位RISC嵌入式處理器，設計者可以非常方便地使用SOPC Builder系統開 發工具設計構造以處理器為基礎的系統，針對自己的要求配置Nios II軟核、Avalon總 線及外圍接口系統，體現了面向用戶，面向應用的SOPC技術設計思想。應用與Nios II 相關的集成開發平臺和輔助開發工具，加快了NiosⅡ系統的設計與驗證環節的開發速 度，對于嵌入式系統的產品開發和應用，具有廣泛的價值和積極的意義。 本文介紹了基于Nios II嵌入式處理器的SOPC系統的軟、硬件設計方法，結合實 驗平臺資源特點，構建了基于Nios II軟核處理器的SD
上傳時間： 2015-05-25
上傳用戶：wjc511
2006altera大賽－基于軟核Nios的寬譜正弦信號發生器設計：摘要：本設計運用了基于 Nios II 嵌入式處理器的 SOPC 技術。系統以 ALTERA公司的 Cyclone 系列 FPGA 為數字平臺，將微處理器、總線、數字頻率合成器、存儲器和 I/O 接口等硬件設備集中在一片 FPGA 上，利用直接數字頻率合成技術、數字調制技術實現所要求波形的產生，用 FPGA 中的 ROM 儲存 DDS 所需的波形表，充分利用片上資源，提高了系統的精確度、穩定性和抗干擾性能。使用新的數字信號處理（DSP）技術，通過在 Nios 中軟件編程解決 不同的調制方式的實現和選擇。系統頻率實現 1Hz～20MHz 可調，步進達到了1Hz；完成了調幅、調頻、二進制 PSK、二進制 ASK、二進制 FSK 調制和掃頻輸出的功能。
標簽： Nios Cyclone altera ALTERA
上傳時間： 2015-09-02
上傳用戶：coeus
這個源碼是用altera公司的開發工具NIOS II IDE開發的基于軟核處理器的AD、DA控制程序，通過spi 核控制AD、DA的時序，實現正弦波發送和接收
上傳時間： 2015-09-11
上傳用戶：上善若水
移植ucos-ii到arm7tdmi核，包括移植文檔及說明。
上傳時間： 2013-12-23
上傳用戶：363186
UCos-II核代碼及系統移植后的程序,在S3C440上運行.
上傳時間： 2014-01-19
上傳用戶：葉山豪
uC/OS-II是源碼公開的實時嵌入式內核，其性能完全可以與商業產品競爭。自1992年以來，全世界成千上萬的開發者已經成功地將uC/OS-II應用於各種系統。此份即為 uCOS-II 2.8源碼
上傳時間： 2013-11-25
上傳用戶：2404
,2006altera大賽－基于軟核Nios的寬譜正弦信號發生器設計：摘要：本設計運用了基于 Nios II 嵌入式處理器的 SOPC 技
上傳時間： 2013-12-19
上傳用戶：yyq123456789
描述通過軟核nios II在quartus環境里面實現以太網卡配置過程，。
上傳時間： 2013-12-18
上傳用戶：xc216
本課題是在課題組已實現的高速串行通信平臺的基礎上，進一步引伸，設計開源的PCI軟核通信模塊替代Xilinx公司提供的LogiCORE PCI核，力求在從模式下，做到占用資源更少，傳輸速度更快，也為以后實現更完整的功能提供平臺。 本文以此為背景，基于FPGA平臺，搭建以開源的PCI軟核為核心的串行通信接口平臺，使其成為PCI總線與用戶邏輯之間的橋梁，使用戶邏輯避開與復雜的PCI總線協議。本課題采用Spartan-II FPGA芯片XC2S200-6FG456C系統開發板作為串行通信接口的硬件實驗平臺，實現了支持配置讀/寫交易、單數據段讀/寫、突發模式讀/寫、命令/地址譯碼功能和數據傳送錯誤檢測與處理功能的PCI軟核。 本文主要闡述了以PCI軟核為核心的串行通信平臺的實現，首先介紹了PCI軟核的編程語言、軟件工具和硬件實驗平臺Spartan-II FPGA芯片XC2S200-6FG456C系統開發板。然后，介紹了PCI總線命令、PCI軟核所支持的功能、PCI軟核兩側信號的定義、PCI軟核配置模塊以及探討了PCI軟核的狀態機接收、發送數據等過程，分析了PCI軟核的數據收發功能仿真，主要包括配置讀/寫交易、單數據段模式讀/寫和突發模式讀/寫的仿真圖形，并闡述了管腳約束的操作流程。最后介紹PCI軟核模塊的WDM驅動，內容包括驅動程序簡介、驅動程序的開發、中斷處理、驅動程序與應用程序之間的通信以及應用程序操作。最后，對PCI軟核的各種性能進行了比較分析。整個模塊設計緊湊，完成在實驗平臺上的數據發送。 設計選用硬件描述語言VerilogHDL，在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為PCI軟核編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。之后，將FPGA設計下載到Spanan-II FPGA芯片XC2S200-6FG456C系統開發板中運行。 文章最后指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：sc965382896
<bdo id="ckkwe"></bdo>
