恩智浦半導(dǎo)體推出其第二代車載網(wǎng)絡(luò)CAN核的系統(tǒng)基礎(chǔ)芯片（SBC）UJA1076TW產(chǎn)品，實(shí)現(xiàn)了性能、功耗以及電子控制單元（ECU）成本的優(yōu)化，惠及車身控制模塊、車內(nèi)溫度控制、座椅控制、電動助力轉(zhuǎn)向（EPS）、自適應(yīng)照明、雨量/光強(qiáng)傳感器、泊車輔助及傳輸模塊等廣泛的車載應(yīng)用。UJA1076TW支持車載網(wǎng)絡(luò)互聯(lián)應(yīng)用，這些應(yīng)用通過使用高速CAN作為主網(wǎng)絡(luò)接口來控制電源和傳感器設(shè)備。UJA1076TW SBC產(chǎn)品集成以下功能器件：
上傳時間： 2014-01-14
上傳用戶：2467478207
多維多選擇背包問題(MMKP)是0-1背包問題的延伸，背包核已經(jīng)被用來設(shè)計解決背包問題的高效算法。目的是研究如何獲得一種背包核，并以此高效處理多維多選擇背包問題。首先給出了一種方法確定MMKP的核，然后闡述了利用核精確解決MMKP問題的B&B算法，列出了具體的算法步驟。在分析了算法的存儲復(fù)雜度后，將算法在各種實(shí)例上的運(yùn)行效果與目前解決MMKP問題的常用算法的運(yùn)行效果進(jìn)行了比較，發(fā)現(xiàn)本文的算法性能優(yōu)于以往任何算法。
上傳時間： 2013-11-20
上傳用戶：wangw7689
7.4 基于IP CORE的BLOCK RAM設(shè)計修改稿。
上傳時間： 2013-11-07
上傳用戶：sammi
高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對存儲空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問題，本文提出了基于JPEG2000標(biāo)準(zhǔn)的數(shù)據(jù)壓縮系統(tǒng)的FPGA實(shí)現(xiàn)方案。相對于軟件算法實(shí)現(xiàn)和其他硬件方法，采用FPGA硬件實(shí)現(xiàn)可降低系統(tǒng)復(fù)雜度提高性能。最終設(shè)計的IP核具有資源占用少，性能良好和便于擴(kuò)展等優(yōu)點(diǎn)，能夠滿足通信傳輸和照相設(shè)備等應(yīng)用需求。
標(biāo)簽： JPEG 2000 FPGA 數(shù)據(jù)壓縮
上傳時間： 2013-11-22
上傳用戶：13691535575
通過對LCD1602/LCD12864顯示模塊控制時序和指令集的對比分析，利用Verilog HDL描述語言完成了多功能LCD顯示控制模塊的IP核設(shè)計．所設(shè)計的LCD顯示控制器具有很好的可移植性，只需通過端口的使能參數(shù)配置便可以驅(qū)動LCD1602/LCD12864模塊實(shí)現(xiàn)字符或圖形的實(shí)時顯示，并且該多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的驗(yàn)證．
上傳時間： 2015-01-01
上傳用戶：wwwwwen5
這一節(jié)的目的是使用XPS為ARM PS 處理系統(tǒng) 添加額外的IP。從IP Catalog 標(biāo)簽添加GPIO，并與ZedBoard板子上的8個LED燈相連。當(dāng)系統(tǒng)建立完后，產(chǎn)生bitstream，并對外設(shè)進(jìn)行測試。本資料為源代碼，原文設(shè)計過程詳見：【 玩轉(zhuǎn)賽靈思Zedboard開發(fā)板（4）：如何使用自帶外設(shè)IP讓ARM PS訪問FPGA？】 硬件平臺：Digilent ZedBoard 開發(fā)環(huán)境：Windows XP 32 bit 軟件： XPS 14.2 +SDK 14.2
標(biāo)簽： ZedBoard FPGA ARM 訪問
上傳時間： 2013-11-06
上傳用戶：yuchunhai1990
1．設(shè)計（論文）的主要任務(wù)及目標(biāo) （1） 研究SOPC理論如何應(yīng)用于以太網(wǎng)終端設(shè)計； （2） 研究如何使用EDK軟件和IP核搭建整個設(shè)計硬件結(jié)構(gòu)； （3） 在開發(fā)板上實(shí)現(xiàn)以太網(wǎng)終端設(shè)計，驗(yàn)證整個結(jié)論。 2．設(shè)計（論文）的基本要求和內(nèi)容 （1） 符合以太網(wǎng)設(shè)計的基本概念和原理； （2） 能準(zhǔn)確運(yùn)用EDK軟件在嵌入式系統(tǒng)設(shè)計中的優(yōu)勢； （3） 選取合適的對象，并構(gòu)造合理的以太網(wǎng)模型。 圖 Xilinx的SOPC設(shè)計流程
標(biāo)簽： Xilinx SOPC 以太網(wǎng)
上傳時間： 2013-12-20
上傳用戶：qwer0574
ISE_IP核創(chuàng)建教程及DDR3_ip核使用注意事項(xiàng)
上傳時間： 2015-01-01
上傳用戶：wangyi39
Arria V系列 FPGA芯片基本描述 （1）28nm FPGA，在成本、功耗和性能上達(dá)到均衡； （2）包括低功耗6G和10G串行收發(fā)器； （3）總功耗比6G Arria II FPGA低40%； （4）豐富的硬核IP模塊，提高了集成度 （5）目前市場上支持10.3125Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。
上傳時間： 2013-10-21
上傳用戶：lht618
介紹了多入多出-正交頻分復(fù)用（MIMO-OFDM）系統(tǒng)，并分析了其發(fā)射機(jī)的實(shí)現(xiàn)原理。充分利用Altera公司Stratix系列現(xiàn)場可編程門陣列（FPGA）芯片和IP（知識產(chǎn)權(quán)）核，提出了一種切實(shí)可行的MIMO-OFDM基帶系統(tǒng)發(fā)射機(jī)的FPGA實(shí)現(xiàn)方法。重點(diǎn)論述了適合于FPGA實(shí)現(xiàn)的對角空時分層編碼（D-BLAST）的方法和實(shí)現(xiàn)原理以及各個主要模塊的工作原理。并給出了其在ModelSim環(huán)境下的仿真結(jié)果。結(jié)果表明，本設(shè)計具有設(shè)計簡單、快速、高效和實(shí)時性好等特點(diǎn)。
標(biāo)簽： MIMO-OFDM FPGA 基帶系統(tǒng) 發(fā)射機(jī)
上傳時間： 2013-11-01
上傳用戶：wpt
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
