基于FPGA的高性能32位浮點FFTIP核的開發，適合fpga工程技術人員參考
標簽： FFTIP FPGA 性能 浮點
上傳時間： 2013-08-07
上傳用戶：清風冷雨
利用FPGA實現DDS經過編譯沒有錯誤。編譯環境為QuartusII7.2，該環境集成了IP核，可以提高開發效率。
標簽： QuartusII FPGA DDS 7.2
上傳時間： 2013-08-10
上傳用戶：zhuyibin
用NiosII軟核配置FPGA的C語言源程序，比較經典，我用一年了，時序不需更改
標簽： NiosII FPGA C語言 軟核
上傳時間： 2013-08-21
上傳用戶：qq521
基于FPGA的UARTIP核設計與實現.pdf
標簽： UARTIP FPGA
上傳時間： 2013-08-22
上傳用戶：kaje
使用CPLD仿真8088核,內有源程序和說明,可以參考
標簽： CPLD 8088 仿真 有源
上傳用戶：eclipse
基于MAXII CPLD的對1602字符型液晶進行讀寫操作，其中使用了一個CFI的IP核
標簽： MAXII CPLD 1602 字符型液晶
上傳時間： 2013-08-23
上傳用戶：yeling1919
Run Pac-man Game Based on 8086/8088 FPGA IP Core
標簽： Pac-man Based Game 8086
上傳用戶：JamesB
xilinx ise 7.1下 實現sparten3 basys板上基于8086FPGA軟核的吃豆子游戲
標簽： sparten3 xilinx basys 8086
上傳用戶：417313137
本設計基于DDS原理和FPGA技術按照順序存儲方式，將對正弦波、方波、三角波、鋸齒波四種波形的取樣數據依次全部存儲在ROM波形表里，通過外接設備撥扭開關和鍵盤控制所需波形信號的輸出，最終將波形信息顯示在LCD液晶顯示屏上。各硬件模塊之間的協調工作通過嵌入式軟核處理器NiosⅡ用編程實現控制。本設計所搭建的LCD12864控制器是通過編程實現的IP核。
標簽： FPGA DDS 信號發生器
上傳時間： 2013-11-09
上傳用戶：xfbs821
本設計通過采用分割電容陣列對DAC進行優化，在減小了D/A轉換開關消耗的能量、提高速度的基礎上，實現了一款采樣速度為1 MS/s的10-bit單端逐次逼近型模數轉換器。使用cadence spectre 工具進行仿真，仿真結果表明，設計的D/A轉換器和比較器等電路滿足10-bit A/D 轉換的要求，逐次逼近A/D轉換器可以正常工作。
標簽： bit SAR ADC 10
上傳時間： 2013-11-21
上傳用戶：chukeey
蟲蟲下載站版權所有 京ICP備2021023401號-1
