設計了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集，優化內部的結構，通過采用流水線技術、指令映射技術、指令預取技術、微代碼技術等極大的提高了IP核的工作速度，使IP核在100MHz時鐘下，能夠單周期執行一條指令。本設計使用Modelsim軟件完成了功能仿真和時序仿真，并在以Altera 公司的Cyclone II FPGA芯片為核心的DE2開發板上完成了硬件驗證。
標簽： Avalon 8051 MCU 總線
上傳時間： 2013-11-02
上傳用戶：gundan
本文介紹了利用EDA技術設計出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核,并經過驗證獲得了滿意的效果。
標簽： EDA 單片機 IP核
上傳時間： 2013-10-28
上傳用戶：標點符號
上傳時間： 2013-11-14
上傳用戶：qq1604324866
用VHDL語言進行MCS－51兼容單片機ip核開發
標簽： VHDL MCS 51兼容 語言
上傳用戶：nem567397
采用DSP處理器TMS320C6416T,基于AES分組密碼算法和SPI總線實現IP視頻電話加密通信。設計了系統硬件結構，選擇了合理的加密算法和加密方式，提出了高效的通信機制和數據格式，分析了軟硬件設計關鍵環節。
標簽： C6416 6416T 6416 TMS
上傳時間： 2013-10-11
上傳用戶：yuzhou229843982
對于利用LabVIEW FPGA實現RIO目標平臺上的定制硬件的工程師與開發人員，他們可以很容易地利用所推薦的組件設計構建適合其應用的、可復用且可擴展的代碼模塊。基于已經驗證的設計進行代碼模塊開發，將使現有IP在未來應用中得到更好的復用，也可以使在不同開發人員和內部組織之間進行共享和交換的代碼更好服用
標簽： LabVIEW FPGA IP核 模塊設計
上傳時間： 2013-11-20
上傳用戶：lnnn30
QuartusII中利用免費IP核的設計 作者：雷達室 以設計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創建新工程，出現圖示對話框，點擊Next；
標簽： Quartus RAM IP核 雙端口
上傳時間： 2014-12-28
上傳用戶：fghygef
基于FPGA的GPIB接口IP核的研究與設計
標簽： FPGA GPIB 接口 IP核
上傳時間： 2013-11-04
上傳用戶：bensonlly
ISE新建工程及使用IP核步驟詳解
標簽： ISE IP核 工程
上傳時間： 2013-11-18
上傳用戶：peterli123456
以Altera公司的Quartus Ⅱ 7.2作為開發工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統（SOPC），利用極少的硬件資源實現了可重構信號源。該系統基本功能都在FPGA芯片內完成，利用 SOPC技術，在一片 FPGA 芯片上實現了整個信號源的硬件開發平臺，達到既簡化電路設計、又提高系統穩定性和可靠性的目的。
標簽： FPGA DDS IP核 設計方案
上傳時間： 2013-11-06
上傳用戶：songkun
蟲蟲下載站版權所有 京ICP備2021023401號-1
