亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

LC<b>低通</b>濾波器

  • 基于DSP和FPGA導(dǎo)航計(jì)算機(jī)硬件電路研究與設(shè)計(jì).rar

    為適應(yīng)組合導(dǎo)航計(jì)算機(jī)系統(tǒng)的微型化、高性能度的要求,拓寬導(dǎo)航計(jì)算機(jī)的應(yīng)用領(lǐng)域,本文設(shè)計(jì)出一種基于浮點(diǎn)型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA: EP1C12N240C8)協(xié)同合作的導(dǎo)航計(jì)算機(jī)系統(tǒng)。 論文在闡述了組合導(dǎo)航計(jì)算機(jī)的特點(diǎn)和應(yīng)用要求后,提出基于DSP和FPGA的組合導(dǎo)航計(jì)算機(jī)系統(tǒng)方案。該方案以DSP為導(dǎo)航解算處理器,由FPGA完成IMU信號(hào)的采集和緩存以及系統(tǒng)控制信號(hào)的整合;DSP通過(guò)EMIF接口實(shí)現(xiàn)和FPGA通信。在此基礎(chǔ)上研究了各擴(kuò)展通信接口、系統(tǒng)硬件原理圖和PCB的開(kāi)發(fā),且在FPGA中使用調(diào)用IP核來(lái)實(shí)現(xiàn)FIR低通濾波數(shù)據(jù)處理機(jī)抖激光陀螺的機(jī)抖振動(dòng)的影響。其次,詳細(xì)闡述了利用TI公司的DSP集成開(kāi)發(fā)環(huán)境和DSP/BIOS準(zhǔn)實(shí)時(shí)操作系統(tǒng)開(kāi)發(fā)多任務(wù)系統(tǒng)軟件的具體方案。本文引入DSP/BIOS實(shí)時(shí)操作系統(tǒng)提供的多任務(wù)機(jī)制,將采集處理按照功能劃分四個(gè)相對(duì)獨(dú)立的任務(wù),這些任務(wù)在DSP/BIOS的調(diào)度下,按照用戶指定的優(yōu)先級(jí)運(yùn)行,大大提高系統(tǒng)的工作效率。最后給了DSP芯片Bootloader的制作方法。 導(dǎo)航計(jì)算機(jī)系統(tǒng)研制開(kāi)發(fā)是軟、硬件研究緊密結(jié)合的過(guò)程。在微型導(dǎo)航計(jì)算機(jī)系統(tǒng)方案建立的基礎(chǔ)上,本文首先討論了系統(tǒng)硬件整體設(shè)計(jì)和軟件開(kāi)發(fā)流程;其次針對(duì)導(dǎo)航計(jì)算機(jī)系統(tǒng)各個(gè)功能模塊以及多項(xiàng)關(guān)鍵技術(shù)進(jìn)行了設(shè)計(jì)與開(kāi)發(fā)工作,涉及系統(tǒng)數(shù)據(jù)通信模塊、模擬信號(hào)采集模塊和數(shù)據(jù)存儲(chǔ)模塊;最后,對(duì)導(dǎo)航計(jì)算機(jī)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試工作,并對(duì)各個(gè)模塊進(jìn)行了詳細(xì)的功能測(cè)試與驗(yàn)證,完成了微型導(dǎo)航計(jì)算機(jī)系統(tǒng)的制作。 以DSP/FPGA作為導(dǎo)航計(jì)算機(jī)硬件平臺(tái)的捷聯(lián)式慣性導(dǎo)航實(shí)時(shí)數(shù)據(jù)系統(tǒng)能夠滿足系統(tǒng)所要求的高精度、實(shí)時(shí)性、穩(wěn)定性要求,適應(yīng)了其高性能、低成本、低功耗的發(fā)展方向。

    標(biāo)簽: FPGA DSP 導(dǎo)航計(jì)算機(jī)

    上傳時(shí)間: 2013-04-24

    上傳用戶:lishuoshi1996

  • 基于FPGA的PWMD類音頻功率放大器的設(shè)計(jì).rar

    數(shù)字D類音頻放大器,也叫數(shù)字脈沖調(diào)制放大器,具有效率高,低電壓,低失真的特點(diǎn),在低成本,高性能的消費(fèi)類產(chǎn)品特別是便攜式設(shè)備中得到越來(lái)越廣泛的應(yīng)用。數(shù)字D類放大器包括數(shù)字脈沖寬度調(diào)制(PWM)和輸出級(jí)(含低通濾波器)兩個(gè)部分,數(shù)字PWM又包括兩個(gè)部分,采樣處理和脈沖產(chǎn)生。傳統(tǒng)的采樣處理算法運(yùn)算復(fù)雜,硬件實(shí)現(xiàn)成本高,面積大,從而導(dǎo)致功耗也大,不適合當(dāng)今向低功耗發(fā)展的趨勢(shì)。 本文在傳統(tǒng)算法的基礎(chǔ)上提出了一種新的算法,該算法不包括乘法或者除法這些計(jì)算復(fù)雜和非常消耗硬件資源的單元,只含加法和減法運(yùn)算。在推導(dǎo)出該算法的傅立葉表達(dá)式后,在MATLAB的simulink中建立系統(tǒng)模型進(jìn)行仿真以驗(yàn)證算法的可行性,在輸入信號(hào)頻率為1kHZ,采樣頻率為48kHZ,電源電壓為10V,輸出負(fù)載為4Ω的條件下,得到的總諧波失真為0.12%,符合D類放大器的性能要求。本文還在基于Xilinx公司的Spartan-3系列FPGA的基礎(chǔ)上實(shí)現(xiàn)了該算法的電路結(jié)構(gòu),綜合結(jié)果表明,實(shí)現(xiàn)基于本文算法的數(shù)字D類音頻系統(tǒng)所需要的硬件資源大大減少,從而減少了功耗。 關(guān)鍵詞:D類放大器;脈沖寬度調(diào)制;采樣算法;數(shù)字音頻放大器;FPGA

    標(biāo)簽: FPGA PWMD 音頻功率放大器

    上傳時(shí)間: 2013-07-19

    上傳用戶:zhuoying119

  • 基于FPGA的高速FIR數(shù)字濾波器設(shè)計(jì).rar

    本論文設(shè)計(jì)了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實(shí)現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進(jìn)制,采樣頻率為10MHz。 論文首先簡(jiǎn)要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的性能要求選擇窗函數(shù)、確定系數(shù),在算法上為了滿足數(shù)字濾波器的要求,對(duì)系數(shù)放大512倍并取整,并用Matlab對(duì)數(shù)字濾波器原理進(jìn)行了證明。同時(shí)簡(jiǎn)述了EDA技術(shù)和FPGA設(shè)計(jì)流程。 其次,論文說(shuō)明了FIR數(shù)字濾波器模塊的劃分,并用Verilog語(yǔ)言在Modelsim環(huán)境下進(jìn)行了功能測(cè)試。對(duì)于數(shù)字濾波器系數(shù)中的-1,-2,4這些簡(jiǎn)單的系數(shù)乘法直接進(jìn)行移位和取反,可以極大的節(jié)省資源和優(yōu)化設(shè)計(jì)。而對(duì)普通系數(shù)乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實(shí)現(xiàn)了乘積的運(yùn)算;另外,在本設(shè)計(jì)進(jìn)行部分積累加時(shí),采用舍取冗余位,主要是根據(jù)設(shè)計(jì)時(shí)已對(duì)系數(shù)進(jìn)行了放大,而輸出時(shí)又要將結(jié)果相應(yīng)的縮小,所以在累加時(shí),提前對(duì)部分積縮小,從而減少了運(yùn)算量,從時(shí)間和資源上都得到了優(yōu)化。 論文的最后分別用Modelsim和Quartus II進(jìn)行了FIR數(shù)字濾波器的前仿真和后仿真,將仿真的結(jié)果和Matlab中原理驗(yàn)證時(shí)得到的理想值進(jìn)行了比較,并對(duì)所產(chǎn)生的誤差進(jìn)行了分析。仿真結(jié)果表明:本16階FIR數(shù)字濾波器設(shè)計(jì)能夠?qū)崿F(xiàn)截止頻率為1MHz的低通濾波,并且工作頻率可達(dá)150MHz以上。

    標(biāo)簽: FPGA FIR 數(shù)字

    上傳時(shí)間: 2013-05-24

    上傳用戶:qiaoyue

  • 基于FPGA的信道化中頻接收機(jī)設(shè)計(jì)與仿真實(shí)現(xiàn)研究.rar

    軟件無(wú)線電(Software Radio)具有高度靈活性、開(kāi)放性,很容易實(shí)現(xiàn)與現(xiàn)有和未來(lái)多種電臺(tái)的兼容,能最大限度的滿足了互聯(lián)互通的要求。而基于多相濾波器組的信道化軟件無(wú)線電接收技術(shù)以其固有的全概率接收、降采樣速率以及其大幅提高運(yùn)算速率的能力越來(lái)越受到重視。本文主要研究了基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的軟件無(wú)線電信道化中頻接收技術(shù)設(shè)計(jì)與實(shí)現(xiàn)。 首先介紹了軟件無(wú)線電的基本概念以及其發(fā)展?fàn)顩r,深入討論了軟件無(wú)線電的基本理論,主要介紹了設(shè)計(jì)中所用到的帶通采樣技術(shù)、信號(hào)的抽取技術(shù)與多相濾波技術(shù)。 然后簡(jiǎn)要介紹了信道化中頻接收機(jī)的射頻(Radio Frequency,RF)前端接收技術(shù),設(shè)置寬中頻超外差接收機(jī)射頻前端的設(shè)計(jì)指標(biāo),給出了改進(jìn)的實(shí)信號(hào)濾波器組低通型實(shí)現(xiàn)結(jié)構(gòu),并依此推導(dǎo)和建立了實(shí)信號(hào)多相濾波器組信道化中頻接收機(jī)的數(shù)學(xué)模型。 最后基于EP1S80開(kāi)發(fā)平臺(tái)實(shí)現(xiàn)了實(shí)信號(hào)多相濾波器組信道化的中頻接收機(jī)。給出了多相濾波器、抽取運(yùn)算、FFT運(yùn)算、信道劃分以及復(fù)乘運(yùn)算的設(shè)計(jì)方案。仿真結(jié)果表明,該接收機(jī)能夠?qū)崿F(xiàn)對(duì)中頻信號(hào)的正確接收,驗(yàn)證了系統(tǒng)設(shè)計(jì)的可行性。

    標(biāo)簽: FPGA 信道 中頻

    上傳時(shí)間: 2013-05-24

    上傳用戶:wyaqy

  • 基于FPGA的卷積編碼和維特比譯碼的研究與實(shí)現(xiàn).rar

    在數(shù)字通信中,采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號(hào)傳輸可靠性的有效手段,并發(fā)揮著越來(lái)越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下,卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu);而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu),還利用了信道的統(tǒng)計(jì)特性,能充分發(fā)揮卷積碼的特點(diǎn),使譯碼錯(cuò)誤概率達(dá)到很小。 卷積碼譯碼器的設(shè)計(jì)是由高性能的復(fù)雜譯碼器開(kāi)始的,對(duì)于概率譯碼最初的序列譯碼,隨著譯碼約束長(zhǎng)度的增加,其譯碼錯(cuò)誤概率可達(dá)到非常小。后來(lái)慢慢地向低性能的簡(jiǎn)單譯碼器演化,對(duì)不太長(zhǎng)的約束長(zhǎng)度,維特比(Viterbi)算法是非常實(shí)用的。維特比算法是一種最大似然的譯碼方法。當(dāng)編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時(shí),Viterbi譯碼算法效率很高,速度很快,譯碼器也較簡(jiǎn)單。 目前,卷積碼在數(shù)傳系統(tǒng),尤其是在衛(wèi)星通信、移動(dòng)通信等領(lǐng)域已被廣泛應(yīng)用。 本論文對(duì)卷積碼編碼和Viterbi譯碼的設(shè)計(jì)原理及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究。同時(shí),將交織和解交織技術(shù)應(yīng)用于編碼和解碼的過(guò)程中。 首先,簡(jiǎn)要介紹了卷積碼的基礎(chǔ)知識(shí)和維特比譯碼算法的基本原理,并對(duì)硬判決譯碼和軟判決譯碼方法進(jìn)行了比較。其次,討論了交織和解交織技術(shù)及其在糾錯(cuò)碼中的應(yīng)用。然后,介紹了FPGA硬件資源和軟件開(kāi)發(fā)環(huán)境Quartus Ⅱ,包括數(shù)字系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)規(guī)則。再有,對(duì)基于FPGA的維特比譯碼器各個(gè)模塊和相應(yīng)算法實(shí)現(xiàn)、優(yōu)化進(jìn)行了研究。最后,在Quartus Ⅱ平臺(tái)上對(duì)硬判決譯碼和軟判決譯碼以及有無(wú)交織等不同情況進(jìn)行了仿真,并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明,系統(tǒng)的誤碼率達(dá)到了設(shè)計(jì)要求,從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性,所設(shè)計(jì)基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱?chǎng)合。

    標(biāo)簽: FPGA 卷積 編碼

    上傳時(shí)間: 2013-04-24

    上傳用戶:tedo811

  • 基于FPGA的串行通信實(shí)現(xiàn)與CRC校驗(yàn).rar

    目前電力系統(tǒng)正朝著設(shè)備數(shù)字化和網(wǎng)絡(luò)互聯(lián)化的方向發(fā)展,電力系統(tǒng)的行為也將會(huì)越來(lái)越復(fù)雜。作為電網(wǎng)故障分析必不可少的故障錄波器,電網(wǎng)的日趨復(fù)雜化對(duì)其性能提出了更高的要求。FPGA技術(shù)和嵌入式系統(tǒng)的發(fā)展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術(shù)的高性能分布式輸電線路故障錄波器的實(shí)現(xiàn)方案,簡(jiǎn)要分析了其軟硬件結(jié)構(gòu)和功能;接著針對(duì)故障錄波裝置中數(shù)據(jù)采集的高精度、高速度問(wèn)題,提出了基于FPGA和AD7656的數(shù)據(jù)采集單元的設(shè)計(jì)方案;針對(duì)大容量故障數(shù)據(jù)的存儲(chǔ)問(wèn)題,設(shè)計(jì)了在內(nèi)嵌PowerPC微處理器的FPGA上實(shí)現(xiàn)SDRAM控制器的方案,并運(yùn)用modelsim6.0仿真工具對(duì)設(shè)計(jì)的SDRAM控制器進(jìn)行了仿真;研究了在內(nèi)嵌PowerPC微處理器上構(gòu)建嵌入式系統(tǒng)的問(wèn)題;最后討論了行波測(cè)距算法在輸電線路故障錄波器中應(yīng)用的相關(guān)問(wèn)題。

    標(biāo)簽: FPGA CRC 串行

    上傳時(shí)間: 2013-07-17

    上傳用戶:asddsd

  • 優(yōu)化ⅡR數(shù)字濾波器的FPGA實(shí)現(xiàn)

    本文以數(shù)字信號(hào)處理系統(tǒng)為應(yīng)用背景,圍繞基于FPGA的ⅡR數(shù)字濾波器的實(shí)現(xiàn)技術(shù)展開(kāi)了研究。 首先以ⅡR數(shù)字濾波器的優(yōu)化設(shè)計(jì)基本理論為依據(jù),研究了在頻域上的最小均方誤差設(shè)計(jì)法和在時(shí)域上的最小平方誤差設(shè)計(jì)法。以四階和六階兩個(gè)ⅡR低通數(shù)字濾波器設(shè)計(jì)為例,利用Matlab軟件進(jìn)行輔助設(shè)計(jì),探討了濾波器的設(shè)計(jì)過(guò)程。 然后著重研究了FPGA的設(shè)計(jì)方法和設(shè)計(jì)流程,在設(shè)計(jì)中采用了層次化、模塊化的設(shè)計(jì)思想,將整個(gè)濾波器劃分為多個(gè)功能模塊,利用VHDL語(yǔ)言編程和原理圖兩種設(shè)計(jì)技術(shù)進(jìn)行了ⅡR濾波器的各個(gè)功能模塊的設(shè)計(jì),采用EPlCl2Q240器件實(shí)現(xiàn)了基于FPGA的二個(gè)二階節(jié)級(jí)聯(lián)型結(jié)構(gòu)的四階ⅡR低通數(shù)字濾波器,并類推了設(shè)計(jì)六階ⅡR低通數(shù)字濾波器。最后用QuartusⅡ4.0軟件進(jìn)行了綜合與仿真,用MATLAB7.0軟件對(duì)仿真結(jié)果進(jìn)行了分析,最終在GW48-PK2開(kāi)發(fā)系統(tǒng)中進(jìn)行了硬件電路驗(yàn)證,得出了實(shí)際濾波效果測(cè)試波形,驗(yàn)證了所設(shè)計(jì)濾波器的正確性。 本設(shè)計(jì)對(duì)于用二階節(jié)級(jí)聯(lián)型結(jié)構(gòu)構(gòu)成的ⅡR數(shù)字濾波器硬件電路具有通用性,通過(guò)改變二階節(jié)級(jí)聯(lián)型結(jié)構(gòu)的數(shù)量,可以構(gòu)成任意偶數(shù)階的濾波器;同時(shí),通過(guò)上模型中系數(shù)的變換,也可以構(gòu)成相應(yīng)階數(shù)的高通、帶通、帶阻等濾波器。

    標(biāo)簽: FPGA 數(shù)字濾波器

    上傳時(shí)間: 2013-06-20

    上傳用戶:lw852826

  • 應(yīng)用VHDL基于FPGA設(shè)計(jì)FIR濾波器

    伴隨高速DSP技術(shù)的廣泛應(yīng)用,實(shí)時(shí)快速可靠地進(jìn)行數(shù)字信號(hào)處理成為用戶追求的目標(biāo)。同時(shí),由于可編程器件在速度和集成度方面的飛速提高,使得利用硬件實(shí)現(xiàn)數(shù)字信號(hào)實(shí)時(shí)快速可靠處理有了新的途徑。 FIR濾波器是數(shù)字信號(hào)處理中常用部件,它的最大優(yōu)點(diǎn)在于:設(shè)計(jì)任何幅頻特性時(shí),可以具有嚴(yán)格的線性相位,這一點(diǎn)對(duì)數(shù)字信號(hào)的實(shí)時(shí)處理非常關(guān)鍵。 FPGA是常用的可編程器件,它所具有的查找表結(jié)構(gòu)非常適用于實(shí)現(xiàn)實(shí)時(shí)快速可靠的FIR濾波器,在加上VHDL語(yǔ)言靈活的描述方法以及與硬件無(wú)關(guān)的特點(diǎn),使得使用VHDL語(yǔ)言基于FPGA芯片實(shí)現(xiàn)FIR濾波器成為研究的方向。 本文對(duì)基于FPGA的FIR數(shù)字濾波器實(shí)現(xiàn)進(jìn)行了研究,并設(shè)計(jì)了一個(gè)16階的FIR低通濾波器。所做的主要工作為: 1.以FIR數(shù)字濾波器的基本理論為依據(jù),使用分布式算法作為濾波器的硬件實(shí)現(xiàn)算法,并對(duì)其進(jìn)行了詳細(xì)的討論。針對(duì)分布式算法中查找表規(guī)模過(guò)大的缺點(diǎn),采用多塊查找表的方式減小硬件規(guī)模。 2.在設(shè)計(jì)中采用了自頂向下的層次化、模塊化的設(shè)計(jì)思想,將整個(gè)濾波器劃分為多個(gè)模塊,利用VHDL語(yǔ)言的描述方法進(jìn)行了各個(gè)功能模塊的設(shè)計(jì),最終完成了FIR數(shù)字濾波器的系統(tǒng)設(shè)計(jì)。 3.采用FLEX10K系列器件實(shí)現(xiàn)一個(gè)16階的FIR低通濾波器的設(shè)計(jì)實(shí)例,用MAX+PLUSII軟件進(jìn)行了仿真,并用MATLAB對(duì)仿真結(jié)果進(jìn)行了分析,證明所設(shè)計(jì)的FIR數(shù)字濾波器功能正確。 仿真結(jié)果表明,本論文所設(shè)計(jì)的FIR濾波器硬件規(guī)模較小,采樣率達(dá)到了17.73MHz。同時(shí)只要將查找表進(jìn)行相應(yīng)的改動(dòng),就能分別實(shí)現(xiàn)低通、高通、帶通FIR濾波器,體現(xiàn)了設(shè)計(jì)的靈活性。

    標(biāo)簽: VHDL FPGA FIR 濾波器

    上傳時(shí)間: 2013-04-24

    上傳用戶:zdluffy

  • 基于FPGA的細(xì)胞圖像識(shí)別預(yù)處理的硬件研究

    本文提出了一種基于FPGA的細(xì)胞圖像識(shí)別系統(tǒng)方案,該系統(tǒng)中FPGA處于核心地位,F(xiàn)PGA采用Altera公司的EP1K100QC208-1芯片,構(gòu)造專用處理功能,實(shí)現(xiàn)彩色圖像灰度化、灰度變換、中值濾波、低通濾波、灰度圖像二值化等算法。這部分處理的數(shù)據(jù)量非常大,由于采用FPGA處理,產(chǎn)生的時(shí)延變得很小;最后系統(tǒng)機(jī)進(jìn)行識(shí)別處理的是二值圖像,數(shù)據(jù)量也很小。所進(jìn)行的仿真實(shí)驗(yàn)取得了良好的效果,給出了部分源代碼和實(shí)驗(yàn)結(jié)果。設(shè)計(jì)采用VHDL語(yǔ)言描述,并使用電子設(shè)計(jì)自動(dòng)化(EDA)工具進(jìn)行了模擬和驗(yàn)證。

    標(biāo)簽: FPGA 圖像識(shí)別 預(yù)處理 硬件

    上傳時(shí)間: 2013-04-24

    上傳用戶:xwd2010

  • 基于FPGA的有限沖激響應(yīng)數(shù)字濾波器的研究及實(shí)現(xiàn)

    數(shù)字濾波作為數(shù)字信號(hào)處理技術(shù)的重要組成部分,廣泛應(yīng)用于諸如信號(hào)分離、恢復(fù)、整形等多種場(chǎng)合中,本文討論的FIR濾波器因其具有嚴(yán)格的線性相位特性而得到廣泛的應(yīng)用。在工程實(shí)踐中,往往要求信號(hào)處理具有實(shí)時(shí)性和靈活性,但目前常用的一些軟件或硬件實(shí)現(xiàn)方法則難以同時(shí)達(dá)到兩方面的要求。 可編程邏輯器件是一種用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。本課題研究FIR的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化,主要完成的工作如下: (1)以FIR濾波器的基本理論為依據(jù),研究適應(yīng)工程實(shí)際的數(shù)字濾波器的設(shè)計(jì)方法: (2)對(duì)分布式算法進(jìn)行了較為深入的研究。在闡述算法原理的基礎(chǔ)上,分析了利用FPGA特有的查找表結(jié)構(gòu)完成這一運(yùn)算的方法,從而解決了常系數(shù)乘法運(yùn)算硬件實(shí)現(xiàn)的問(wèn)題; (3)以—FIR低通濾波器為例說(shuō)明FIR數(shù)字濾波器的具體實(shí)現(xiàn)方法,采用層次化、模塊化、參數(shù)化的設(shè)計(jì)思想,完成對(duì)整個(gè)FIR濾波器的功能模塊的劃分,以及各個(gè)功能模塊的具體設(shè)計(jì); (4)設(shè)計(jì)參數(shù)可調(diào)的FIR低通濾波器的硬件電路:以EPFlK50TCl44-l為核心,包括A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路以及在系統(tǒng)配置電路等。以話音作為輸入信號(hào),進(jìn)行了實(shí)際濾波效果的測(cè)試。 實(shí)驗(yàn)系統(tǒng)的測(cè)試結(jié)果表明,和傳統(tǒng)的數(shù)字濾波器相比較具有更好的實(shí)時(shí)性、準(zhǔn)確性、靈活性和實(shí)用性。

    標(biāo)簽: FPGA 沖激響應(yīng) 數(shù)字濾波器

    上傳時(shí)間: 2013-07-13

    上傳用戶:皇族傳媒

主站蜘蛛池模板: 六枝特区| 彰武县| 紫金县| 闻喜县| 建平县| 南丰县| 松桃| 谢通门县| 西乌珠穆沁旗| 福建省| 绵竹市| 壤塘县| 南部县| 湟源县| 宁明县| 常山县| 忻州市| 金湖县| 波密县| 旬阳县| 盱眙县| 崇仁县| 名山县| 三穗县| 宽城| 怀来县| 奉化市| 三门峡市| 平塘县| 沂南县| 会宁县| 商洛市| 蓬莱市| 额尔古纳市| 西峡县| 文安县| 东乡族自治县| 万盛区| 类乌齐县| 平谷区| 永修县|