比例-積分-微分(PID)是過程控制中最常用的一種控制算法。算法簡單而且容易理解,應用十分廣泛。但由于應用領域的不同,功能上差別很大,系統的控制要求及關心的控制對象也不相同。數字PID控制比連續PID控制更為優越,因為計算機程序的靈活性,很容易克服連續PID控制中存在的問題,經修正而得到更完善的數字PID算法。本文以三相全控整流橋阻性負載為實際電路,控制主電路電壓,旨在提出一種智能數字PID控制系統的設計思路,并給出了詳細的硬件設計及初步軟件設計思路。 PID控制系統采用高性能、低功耗的ARM微處理器S3C44BO作為核心處理單元,內部的10位ADC作為信號采集模塊,采用了矩陣鍵盤和640*480的液晶作為人機接口;串口作為通信模塊實現了上位機的監控。采用芯片內部自帶的PWM模塊,輸出16M Hz PWM信號并經過一階低通濾波器得到0~5V的控制信號用于觸發主電路控制器,實現PID整定。 軟件方面,分析和研究了uC/OSⅡ的內核源碼,實現了其在32位微處理器上的移植,作為管理各個子程序執行的系統軟件。選用了圖形處理軟件uC/GUI用于完成LCD顯示及控制。PID算法采用了增量式數字PID算法,采用規一化算法進行參數選取。上位機部分采用了C#語言進行編寫。另外,采用了RTC(Real Time Clock)作為系統時鐘,可以實現系統的定時運行、定時模式切換等。在上位機上也可以方便的控制程序的執行,實現遠程監控。 在論文的最后詳細的介紹了智能PID控制系統在三相全控橋主電路中的具體應用。總結了調試中遇到的問題,對今后工作中需要進一步改善和探索的地方進行了展望。
上傳時間: 2013-08-01
上傳用戶:lvzhr
One can make a low distortion tuneable oscillatorby incorporating an active filter inside an AGC
上傳時間: 2013-04-24
上傳用戶:wangxuan
本文的目的就是研究如何應用FPGA這種大規模的可編程邏輯器件實現CCD(Charge Coupled Device,電荷耦合器件)數字圖像的實時采集及預處理。基于對實時圖像處理系統的研究與設計,本文主要研究工作及成果如下: 1.本論文詳細的介紹了圖像采集卡的結構和基本工作原理。同時,針對高分辨率的CCD攝像機,探討了有關點目標與CCD像元一一對應的圖像采集及其硬件和軟件設計方法。 2.本文分析了星圖中弱小目標、噪聲以及背景的特點,給出了點目標的場景圖像的數學模型及復雜背景下點目標檢測的預處理方法。針對星圖灰度分布的特點,采用高斯低通濾波算法和高通濾波算法對星圖進行預處理,同時還對圖像掃描聚類算法進行了研究與分析。 3.數字信號處理器常常因為在復雜性、運算速度等方面的限制,難以實時的實現復雜的檢測算法。本文采用FPGA技術,實現了復雜背景下弱點目標的預處理算法,解決了計算、數據緩沖和存儲操作協調一致的問題,同時采用并行高密度加法器和流水線的工作方式,使整個系統的數據交換和處理速度得以很大的提高,合理的解決了資源和速度之間的相互制約問題,并在實際中取得滿意的結果。
上傳時間: 2013-07-03
上傳用戶:wang5829
數字濾波作為數字信號處理技術的重要組成部分,廣泛應用于諸如信號分離、恢復、整形等多種場合中,本文討論的FIR濾波器因其具有嚴格的線性相位特性而得到廣泛的應用。在工程實踐中,往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現方法則難以同時達到兩方面的要求。 可編程邏輯器件是一種用戶根據需要而自行構造邏輯功能的數字集成電路。本課題研究FIR的FPGA解決方案體現電子系統的微型化和單片化,主要完成的工作如下: (1)以FIR濾波器的基本理論為依據,研究適應工程實際的數字濾波器的設計方法: (2)對分布式算法進行了較為深入的研究。在闡述算法原理的基礎上,分析了利用FPGA特有的查找表結構完成這一運算的方法,從而解決了常系數乘法運算硬件實現的問題; (3)以—FIR低通濾波器為例說明FIR數字濾波器的具體實現方法,采用層次化、模塊化、參數化的設計思想,完成對整個FIR濾波器的功能模塊的劃分,以及各個功能模塊的具體設計; (4)設計參數可調的FIR低通濾波器的硬件電路:以EPFlK50TCl44-l為核心,包括A/D轉換電路、D/A轉換電路以及在系統配置電路等。以話音作為輸入信號,進行了實際濾波效果的測試。 實驗系統的測試結果表明,和傳統的數字濾波器相比較具有更好的實時性、準確性、靈活性和實用性。
上傳時間: 2013-07-19
上傳用戶:sjyy1001
該文利用FPGA技術,設計了全概率寬帶數字接收機的實驗平臺,并在其上提出了數字接收機實現的可行性方法,以及對這些方法的驗證.該文的主要貢獻和創新有以下幾個方面.提出了并行結構算法的工程實現,討論了解決前端采樣的高速數據流遠遠超過后端DSP處理能力問題的可行性方法.利用多相濾波下變頻的并行結構特點,使濾波器能夠以高效的形式實現,也使得后端的混頻能夠工作在一個較低的速率上.經過多相濾波下變頻處理后的數據,在速率和數量上都有大幅減少,達到了現有通用DSP器件的處理能力的要求.針對多相濾波下變頻與短數據快速測頻算法的特點,用FPGA搭建了其實驗模型,并利用微機EPP接口,對實驗目標板進行控制并與其進行數據交換.利用FPGA的在線編程特性,可以方便靈活對各種實現方法加以驗證、比較.同時也給調試帶來了方便,可以每個模塊單獨調試而不用改變硬件結構,使調試效率大大提高.該平臺也可用來對其他數字處理算法進行實現性分析與實驗.參考軟件無線電設計的概念和國內外相關文獻,提出了多項濾波下變頻結構的FPGA實現.傳統的DDC通過數字混頻、濾波、抽取實現數字下變頻,在高速A/D和電子偵察環境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數字混頻序列劃分調諧信道,使用先抽取,后低通濾波,再混頻的數字下變頻結構,高效實現了變載頻帶通信號數字下變頻.結合多相濾波下變頻結構、算法對測頻精度及速度的要求,提出了短數據快速測頻算法的具體實現,使用流水線的設計方法,提高了系統的數據吞吐率,在盡可能短的時間內提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實現除了純粹的算法模塊外,還包括測試用的外圍模塊,以及運行于實驗平臺上的控制模塊、緩存、數據控制等.這些模塊也用FPGA來實現.
上傳時間: 2013-06-22
上傳用戶:haoxiyizhong
混合信號示波器 (MSO) 已成為 當今嵌入設備設計師的首選工具。 安捷倫科技公司 (前惠普公司) 于 1996年推出了首款MSO,并于近日 推出了第三代MSO。所有主要示波 器廠商現在都可提供混合信號示波 器。MSO在基礎示波器功能中增加 了16 個或更多邏輯分析儀采集信 道,及串行總線觸發和協議解碼功 能,研發工程師和技術人員可更快 調試其混合信號設計。MSO可彌補 傳統數字存儲示波器 (DSO) 和當今 更加復雜的邏輯分析儀及串行總線 協議分析儀之間的差距。那么MSO 與傳統DSO 相比,有哪些改善? 不 同廠商的MSO 之間的差別是什么?
上傳時間: 2013-04-24
上傳用戶:huql11633
常用的實時數字信號處理的器件有可編程的數字信號處理(DSP)芯片(如AD系列、TI系列)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)等。在工程實踐中,往往要求對信號處理要有高速性、實時性和靈活性,而已有的一些軟件和硬件實現方式則難以同時達到這幾方面的要求。隨著可編程邏輯器件和EDA技術的發展,使用FPGA來實現數字信號處理,既具有實時性,又兼顧了一定的靈活性。FPGA具有的靈活的可編程邏輯可以方便的實現高速數字信號處理,突破了并行處理、流水級數的限制,有效地利用了片上資源,加上反復的可編程能力,越來越受到國內外從事數字信號處理的研究者所青睞。 FIR數字濾波器以其良好的線性特性被廣泛使用,屬于數字信號處理的基本模塊之一。本論文對基于FPGA的FIR數字濾波器實現進行了研究,所做的主要工作如下: 1.介紹了FIR數字濾波器的基本理論和FPGA的基本概況,以及FPGA設計流程、設計指導原則和常用的設計指導思想與技巧。 2.以FIR數字濾波器的基本理論為依據,使用分布式算法為濾波器的硬件實現算法,并對其進行了詳細的討論。針對分布式算法中查找表規模過大的缺點,采用優化分布式算法的多塊查找表方式使得硬件規模極大的減小。 3.設計出一個192階的FIR濾波器實例。其系統要求為:定點16位輸入、定點12位系數、定點16位輸出,采樣率為75MHz。設計用Quartus II軟件進行仿真,并將其仿真結果與Matlab仿真結果進行對比分析。 仿真結果表明,本論文設計的濾波器硬件規模較小,采樣率達到了75MHz。同時只要將查找表進行相應的改動,就能分別實現低通、高通、帶通FIR濾波器,體現了設計的靈活性。
上傳時間: 2013-06-06
上傳用戶:June
本文提出了一種以直接數字頻率合成(DDS)技術為基礎的信號發生器的設計。采用單片機AT89C51 控制DDS 芯片AD9850 產生頻率可調的正弦信號,并通過低通濾波器得到純正的信號,最后經過
上傳時間: 2013-04-24
上傳用戶:ruan2570406
本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算;另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明:本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間: 2013-07-15
上傳用戶:lanwei
隨著科技的發展,電子電路的設計正逐漸擺脫傳統的設計模式。可編程邏輯器件及硬件描述語言的出現與發展從根本上改變了數字系統設計與實現的技術與方法,越來越多的數字信號處理系統采用可編程邏輯器件來實現。 數字濾波技術作為數字信號處理的基本分支之一,在各種數字信號處理中起著重要作用,被廣泛應用于很多領域。其中有限長沖激響應(FIR)濾波器,只有零點、系統穩定、運算速度快、具有線性相位的特性,設計靈活,在工程實際中獲得廣泛應用。 本文以數字濾波器的基本理論為依據,通過對現場可編程門陣列(FPGA)內部結構的研究,結合軟件工程學中結構化設計思想和硬件描述語言的特點,以9階FIR低通數字濾波器為例,采用Altera公司的EPIK30TC144-3器件完成了FIR數字濾波器的軟硬件設計。我們在設計中采用了層次化、模塊化的設計思想,將整個濾波器劃分為多個功能模塊,利用VHDL語言進行了各個功能模塊的設計。 為了使設計的過程和結果更為直觀,文中詳細介紹了核心及外圍硬件電路的設計過程,最終達到了基于FPGA硬件實現參數化FIR數字濾波器的目的。實驗測試表明,本論文所設計的基于FPGA的9階FIR低通數字濾波器基本達到了設計指標。依照此方法,只要修改參數,升級相關硬件,便可以更改濾波器性能,實現高通、帶通FIR數字濾波器,說明本設計具有普遍指導意義。
上傳時間: 2013-05-24
上傳用戶:1101055045