為實(shí)現(xiàn)基于PCI總線的運(yùn)動(dòng)控制，設(shè)計(jì)了一款以國(guó)產(chǎn)芯片CH365為核心的運(yùn)動(dòng)控制卡，給出設(shè)計(jì)原理圖，開發(fā)基于DOS的開源驅(qū)動(dòng)函數(shù)庫(kù)和基于Windows的驅(qū)動(dòng)程序及動(dòng)態(tài)鏈接庫(kù)，并對(duì)運(yùn)動(dòng)控制卡驅(qū)動(dòng)程序的編寫做了詳細(xì)的介紹，對(duì)中斷服務(wù)程序的工作流程也做了完整的說(shuō)明，通過(guò)這些函數(shù)庫(kù)及驅(qū)動(dòng)程序，可方便地對(duì)伺服電機(jī)進(jìn)行步進(jìn)式及脈沖式控制，實(shí)現(xiàn)各種方向連續(xù)的曲線加工和速度控制。經(jīng)測(cè)試，設(shè)計(jì)的運(yùn)動(dòng)控制卡在實(shí)時(shí)性、可靠性、插補(bǔ)速度和加工精度方面都有較大的優(yōu)勢(shì)，具有較好的應(yīng)用前景。
上傳時(shí)間： 2013-11-09
上傳用戶：yeling1919
ACPCI系列的產(chǎn)品就是專為工控機(jī)和臺(tái)式機(jī)及其他電腦工程項(xiàng)目和測(cè)試調(diào)試設(shè)計(jì)的。和計(jì)算機(jī)的連接接口是通用的PCI接口，ACPCI是南京來(lái)可電子根據(jù)多年的CAN總線工程應(yīng)用經(jīng)驗(yàn)總結(jié)而成的，力求在CAN總線的兼容性、穩(wěn)定性和標(biāo)準(zhǔn)性上做到最好，ACPCI的單通道發(fā)送速度最高大于5000幀/秒，單通道接收速度最高大于7000幀/秒。總線2500V DC-DC隔離，總線接口防雷擊浪涌保護(hù)，配套有免費(fèi)的測(cè)試軟件Adawin CANTest，方便對(duì)卡和客戶的CAN應(yīng)用系統(tǒng)進(jìn)行測(cè)試。
標(biāo)簽： DataSheet ACPCI 1.1 PCI
上傳時(shí)間： 2013-11-08
上傳用戶：born2007
通過(guò)對(duì)刀片服務(wù)器基本概念、主要組成以及內(nèi)部架構(gòu)的分析和研究，針對(duì)刀片與主板之間的高速通信需求，采用PCI總線作為系統(tǒng)的數(shù)據(jù)通信協(xié)議，給出了PCI局部總線的詳細(xì)分析和設(shè)計(jì)流程，以及系統(tǒng)所采用的"PCI＋FPGA＋FLASH"方案的具體實(shí)現(xiàn)方法和步驟，最后給出了實(shí)際的測(cè)試驗(yàn)證結(jié)果，相關(guān)結(jié)論，對(duì)設(shè)計(jì)PCI通信系統(tǒng)具有較強(qiáng)的借鑒意義。
上傳時(shí)間： 2013-10-30
上傳用戶：liuxinyu2016
VxWorks是WindRiver（風(fēng)河）公司開發(fā)的嵌入式實(shí)時(shí)操作系統(tǒng)（RTOS），由于它的高實(shí)時(shí)性，所以廣泛地應(yīng)用于軍事、工業(yè)控制、通信等領(lǐng)域；分析了VxWorks下PCI總線多功能數(shù)據(jù)采集卡的實(shí)現(xiàn)方法；以ADLINK的PCI7396數(shù)據(jù)采集卡為例，介紹PCI總線設(shè)備的配置空間，包括它的結(jié)構(gòu)及訪問(wèn)方法，重點(diǎn)介紹PCI總線設(shè)備在VxWorks下驅(qū)動(dòng)程序的開發(fā)步驟及編程要點(diǎn)，并對(duì)開發(fā)過(guò)程中的關(guān)鍵部分給予代碼說(shuō)明；在某綜合控制系統(tǒng)中，開發(fā)的驅(qū)動(dòng)程序運(yùn)行穩(wěn)定、可靠。
上傳時(shí)間： 2013-11-02
上傳用戶：masochism
利用PCI專用接口芯片PCI9052和DEI1016 429總線收發(fā)芯片設(shè)計(jì)了ARINC429接口卡，采用DSP作為主控CPU完成數(shù)據(jù)自動(dòng)處理，用雙口RAM完成DSP與PCI總線數(shù)據(jù)交換。實(shí)驗(yàn)表明：所設(shè)計(jì)的接口卡傳輸效率高，可靠性好，開發(fā)簡(jiǎn)單。
上傳時(shí)間： 2014-12-30
上傳用戶：love1314
PCI總線是目前最為流行的一種局部性總線 通過(guò)對(duì)PCI總線一些典型功能的分析以及時(shí)序的闡述，利用VetilogHDL設(shè)計(jì)了一個(gè)將非PCI功能設(shè)備轉(zhuǎn)接到PC1總線上的IP Core 同時(shí)，通過(guò)在ModeISim SE PLUS 6．0 上運(yùn)行測(cè)試程序模塊，得到了理想的仿真數(shù)據(jù)波形，從軟件上證明了功能的實(shí)現(xiàn)。
標(biāo)簽： VeriIog Core PCI HDL
上傳時(shí)間： 2014-12-30
上傳用戶：himbly
The PCI Special Interest Group disclaims all warranties and liability for the use of this document and the information contained herein and assumes no responsibility for any errors that may appear in this document, nor does the PCI Special Interest Group make a commitment to update the information contained herein.
上傳時(shí)間： 2013-11-01
上傳用戶：KSLYZ
作為一種獨(dú)立于處理器的局部總線,PCI非常適用于網(wǎng)絡(luò)適配器、硬盤驅(qū)動(dòng)器、全動(dòng)態(tài)視頻卡、圖形卡及各類高速外設(shè)。據(jù)稱,目前有90%的Pentium處理器采用PCI做為系統(tǒng)總線。
上傳時(shí)間： 2013-11-07
上傳用戶：liaocs77
PCI Express是由Intel，Dell，Compaq，IBM，Microsoft等PCI SIG聯(lián)合成立的Arapahoe Work Group共同草擬并推舉成取代PCI總線標(biāo)準(zhǔn)的下一代標(biāo)準(zhǔn)。PCI Express利用串行的連接特點(diǎn)能輕松將數(shù)據(jù)傳輸速度提到一個(gè)很高的頻率，達(dá)到遠(yuǎn)遠(yuǎn)超出PCI總線的傳輸速率。一個(gè)PCI Express連接可以被配置成x1，x2，x4，x8，x12，x16和x32的數(shù)據(jù)帶寬。x1的通道能實(shí)現(xiàn)單向312.5 MB／s（2.5 Gb／s）的傳輸速率。Xilinx公司的Virtex5系列FPGA芯片內(nèi)嵌PCI-ExpressEndpoint Block硬核，為實(shí)現(xiàn)單片可配置PCI-Express總線解決方案提供了可能。 本文在研究PCI-Express接口協(xié)議和PCI-Express Endpoint Block硬核的基礎(chǔ)上，使用Virtex5LXT50 FPGA芯片設(shè)計(jì)PCI Express接口硬件電路，實(shí)現(xiàn)PCI-Express數(shù)據(jù)傳輸
上傳時(shí)間： 2013-12-27
上傳用戶：wtrl
The Virtex-4 features, such as the programmable IDELAY and built-in FIFO support, simplifythe bridging of a high-speed, PCI-X core to large amounts of DDR-SDRAM memory. Onechallenge is meeting the PCI-X target initial latency specification. PCI-X Protocol Addendum tothe PCI Local Bus Specification Revision 2.0a ([Ref 6]) dictates that when a target signals adata transfer, "the target must do so within 16 clocks of the assertion of FRAME#." PCItermination transactions, such as Split Response/Complete, are commonly used to meet thelatency specifications. This method adds complexity to the design, as well as additional systemlatency. Another solution is to increase the ratio of the memory frequency to the PCI-X busfrequency. However, this solution increases the required power and clock resource usage.
上傳時(shí)間： 2013-11-24
上傳用戶：18707733937
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
