亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

MC8051IP核的FPGA實現

  • 基于FPGA的調制解調器的研究和設計.rar

    當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計,基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎,以硬件描述語言為主要設計手段,借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上,給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后,依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案,模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中,用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模,在Simulink中仿真通過后,利用DSP Builder將Simulink的模型文件(.mdl)轉化成通用的硬件描述語言VHDL文件,從而避免了VHDL語言手動編寫系統的煩瑣過程,將精力集中于算法的優化上。 基于DSP Builder的開發功能,調制解調器電路中的低通濾波器可直接調用FIRIP Core,進一步提高了開發效率。 在進行編譯、仿真調試成功后,經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件編程,從而給出了一種調制解調器的SOPC系統實現方案。

    標簽: FPGA 調制解調器

    上傳時間: 2013-06-24

    上傳用戶:liuchee

  • 基于H264的網絡視頻監控的FPGA實現研究.rar

    隨著科學技術的發展與公共安全保障需求的提高,視頻監控系統在工業生產、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H.264壓縮編碼技術和網絡傳輸控制技術實現網絡視頻監控系統,在穩定性、功能、成本與擴展性等方面都有著突出的優勢,具有重要的學術意義與實用意義, 本課題所設計的網絡視頻監控系統由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像,采用H.264 編碼算法進行壓縮,并持續監聽網絡。PC機客戶端可通過網絡對服務器進行遠程訪問,接收編碼數據,使用H.264解碼算法重建圖像并實時顯示,使監控人員有效地掌握現場情況, 在嵌入式圖像服務器設計階段,本文首先進行了芯片選型與開發平臺選擇。然后構建圖像采集子系統,采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統,闡述了雙軟核設計中定制連接、內存芯片共享、數據搬移、通信與互斥的解決方法。同時完成了網絡服務器的設計,采用μC/OS-Ⅱ進行多任務的管理與調度, H.264視頻壓縮編解碼算法設計與實現是本文的重點。文中首先分析H.264.標準,規劃編解碼器結構。接著設計了16×16幀內預測算法,并設計宏塊掃描方式,采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式,編寫整數變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案,針對除拖尾系數之外的非零系數值編碼子算法,實現了一種基于表示范圍判別的編碼方法。最后設計了網絡傳輸的碼流組成格式,并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證,并進行測試,觀察不同參數下壓縮率與失真度的變化。 算法驗證完成后,本文進行了PC機客戶端設計,使其具有遠程訪問、H.264解碼與實時顯示的功能。同時將H.264 編碼算法程序移植到NiosⅡ中,并將嵌入式圖像服務器與若干客戶端接入網絡進行聯合調試,構建完整的網絡視頻監控系統, 實驗結果表明,本系統視頻壓縮率高,監控圖像質量良好,充分證明了系統軟硬件與圖像編解碼算法設計成功。本系統具有成本低、擴展性好及適用范圍廣等優點,發展前景十分廣闊。

    標簽: H264 FPGA 網絡視頻監控

    上傳時間: 2013-04-24

    上傳用戶:wang0123456789

  • 基于FPGA的JPEG壓縮編碼的研究與實現.rar

    隨著移動終端、多媒體、通信、圖像掃描技術的發展,圖像應用日益廣泛,壓縮編碼技術對圖像處理中大量數據的存儲和傳輸至關重要。同時, FPGA單片規模的不斷擴大,在FPGA芯片內實現復雜的數字信號處理系統也成為現實,因此采用FPGA實現圖像壓縮已成為一種必然趨勢。JPEG靜態圖像壓縮標準應用非常廣泛,是圖像壓縮中主要的標準之一。研究JPEG圖像壓縮在FPGA上的實現,具有廣闊的應用背景。 論文從實際工程應用出發,通過設計圖像壓縮的IP核,完成JPEG壓縮算法在FPGA上的實現。首先闡述JPEG基本模式的壓縮編碼的標準,然后在設計規劃過程中,采用SOC的設計思想,給出整個系統的內部結構、層次劃分,對各個模塊的HDL實現進行詳細的描述,最后完成整體驗證。方案采用了IP核復用的設計技術,基于Xilinx公司本身的IP核,進行了再次開發。在研究JPEG標準的核心算法DCT的基礎上,加以改進,設計了適合器件結構的基于DA算法的DCT變換的IP核。通過結構和算法的優化,提高了速度,減少占用過多的片內資源。 設計基于Xilinx的Virtex- II系列的FPGA的硬件平臺,在ISE7.1中編譯綜合,最后通過Modelsim仿真驗證。分辨率為352×288大小的源圖像,在不同的壓縮等級設置下,均測試通過。仿真驗證的結果表明:基于FPGA的JPEG壓縮編碼占用較少的硬件資源,可在較高的工作頻率下運行,設計在速度和資源利用率方面達到了較優的狀態,能夠滿足一般圖像壓縮的要求。 整個設計可以作為單獨的JPEG編碼芯片也可以作為IP核添加到其他系統中去,具有一定的使用價值。

    標簽: FPGA JPEG 壓縮編碼

    上傳時間: 2013-04-24

    上傳用戶:nairui21

  • 基于FPGA的雷達信號處理系統設計.rar

    雷達信號處理是雷達系統的重要組成部分。在數字信號處理技術飛速發展的今天,雷達信號處理中也普遍使用數字信號處理技術。而現場可編程門陣列(FPGA)在數字信號處理中的廣泛應用,使得FPGA在雷達信號處理中也占據了重要地位。 針對脈壓雷達信號處理的FPGA實現,本文在以下幾個方面展開研究: 首先對幾種主要的脈沖壓縮信號進行了詳細的分析,得出了各種信號的特點及其處理方式;并比較了各種方式的優缺點。 其次對幾種基本的雷達信號處理如脈沖壓縮、動目標檢測(MTD)、恒虛警(CFAR)等詳細地闡述了其原理;列舉了各種信號處理經常采用的實現方法,對各種方法進行了比較研究;并針對線性調頻信號在MATLAB環境中對雷達回波信號處理進行仿真。 接下來,在Xilinx ISE6.3i軟件集成環境下,通過對Xilinx提供的免費IP核的調用,并與VHDL語言相結合,進行雷達信號處理的FPGA實現。

    標簽: FPGA 雷達信號處理 系統設計

    上傳時間: 2013-06-24

    上傳用戶:lingzhichao

  • 802.3快速以太網MAC層研究及其在FPGA的實現

    本文主要闡述基于FPGA對IEEE802.3快速以太網MAC層功能的實現.首先介紹了以太網協議以及快速以太網接入無源光網EPON的原理,然后重點闡述了MAC層的FPGA設計、仿真及測試.先總體介紹了對整個MAC系統的內部結構、模塊劃分,再對各個模塊的設計進行了詳細的描述,接著介紹了開發環境和驗證工具,之后給出了測試方案,驗證數據、實現結果及時序仿真波形圖.最后是對下一步將設計的MAC IP應用于EPON的MAC層協議進行了研究分析,通過數學推導和實例給出了MPCP的DBA算法,并討論了在MAC核中添加MPCP協議的實現方法.

    標簽: 802.3 FPGA MAC 快速以太網

    上傳時間: 2013-06-10

    上傳用戶:時代將軍

  • 基于FPGA的8051 IP核的設計

    本文探索了自主系統CPU設計方法和經驗,同時對80C51產品進行了必要的改進。 文章采用XILINX公司的Virtex-ⅡPro系列FPGA芯片,在相關EDA軟件平臺的支持下進行基于FPGA的8051芯片的設計。在已公開的8051源代碼的基礎上,對其中的程序存儲器、指令存儲器做了較大幅度的修改,增加了定時器、串行收發器的軟件編寫,VerilogHDL語句共6000余行(見附錄光盤)。在設計中筆者特別的注意了源代碼中組合邏輯循環的去除,時序設計中合理確定建立時間和保持時間,保證了工作頻率的提高(工作頻率由12MHz提高到約30MHz),串行收發器的下載實驗驗證了該模塊頻率的提高。對設計高頻CPU提供了有益的借鑒。本文利用Modelsim進行了功能仿真和后仿真,利用Synplify進行了綜合,仿真和綜合結果達到了設計的預期要求,并為下載和組成系統作了準備工作(設計了外圍電路的PCB板圖)。

    標簽: FPGA 8051 IP核

    上傳時間: 2013-06-28

    上傳用戶:梧桐

  • IEEE80211a物理層關鍵技術研究——FIR濾波器與Viterbi譯碼器的FPGA實現

    無線局域網(WLAN,Wireless Local Area Network)是未來移動通信系統的重要組成部分.為了滿足用戶高速率、方便靈活的接入互聯網的需求,WLAN的研究和建設正在世界范圍內如火如荼的展開.由于擺脫了有線連接的束縛,無線局域網具有移動性好、成本低和不會出現線纜故障等特點.該文對無線局域網的主流協議IEEE 802.11a的物理層實現技術進行了系統的研究和分析,并采用可編程ASIC器件FPGA,設計實現了物理層基帶處理的關鍵模塊,為今后形成具有自主知識產權的IP核奠定了基礎.該文研究內容得到了天津市信息化辦公室"寬帶無線局域網關鍵技術研究"項目經費的支持.該文在對IEEE 802.11a協議深入研究的基礎上,提出了物理層的實現方案和功能模塊劃分.重點研究了實現基帶處理的關鍵模塊:FIR濾波器、卷積碼編碼器以及(2,1,7)Viterbi譯碼器的實現算法和硬件結構.在Viterbi譯碼器的設計中,

    標簽: Viterbi 80211a 80211 IEEE

    上傳時間: 2013-06-19

    上傳用戶:xinzhch

  • 基于H.264的網絡視頻監控的FPGA實現研究

    隨著科學技術的發展與公共安全保障需求的提高,視頻監控系統在工業生產、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H.264壓縮編碼技術和網絡傳輸控制技術實現網絡視頻監控系統,在穩定性、功能、成本與擴展性等方面都有著突出的優勢,具有重要的學術意義與實用意義, 本課題所設計的網絡視頻監控系統由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像,采用H.264 編碼算法進行壓縮,并持續監聽網絡。PC機客戶端可通過網絡對服務器進行遠程訪問,接收編碼數據,使用H.264解碼算法重建圖像并實時顯示,使監控人員有效地掌握現場情況, 在嵌入式圖像服務器設計階段,本文首先進行了芯片選型與開發平臺選擇。然后構建圖像采集子系統,采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統,闡述了雙軟核設計中定制連接、內存芯片共享、數據搬移、通信與互斥的解決方法。同時完成了網絡服務器的設計,采用μC/OS-Ⅱ進行多任務的管理與調度, H.264視頻壓縮編解碼算法設計與實現是本文的重點。文中首先分析H.264.標準,規劃編解碼器結構。接著設計了16×16幀內預測算法,并設計宏塊掃描方式,采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式,編寫整數變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案,針對除拖尾系數之外的非零系數值編碼子算法,實現了一種基于表示范圍判別的編碼方法。最后設計了網絡傳輸的碼流組成格式,并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證,并進行測試,觀察不同參數下壓縮率與失真度的變化。 算法驗證完成后,本文進行了PC機客戶端設計,使其具有遠程訪問、H.264解碼與實時顯示的功能。同時將H.264 編碼算法程序移植到NiosⅡ中,并將嵌入式圖像服務器與若干客戶端接入網絡進行聯合調試,構建完整的網絡視頻監控系統, 實驗結果表明,本系統視頻壓縮率高,監控圖像質量良好,充分證明了系統軟硬件與圖像編解碼算法設計成功。本系統具有成本低、擴展性好及適用范圍廣等優點,發展前景十分廣闊。

    標簽: FPGA 264 網絡視頻監控 實現研究

    上傳時間: 2013-08-03

    上傳用戶:88mao

  • 基于FPGA的3DES算法IPCORE設計

    加密算法一直在信息安全領域起著極其重要的作用,它直接影響著國家的安全和發展.隨著計算機技術的飛速發展,原有的數據加密標準(DES)已不能滿足人們的保密要求.在未來的20年內,高級數據加密標準(AES)將替代DES成為新的數據加密標準.在不對原有應用系統作大的改動的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實現模型,并基于XILINX公司的FPGA器件設計了IP核,介紹了I P核設計中主要模塊的設計方法.最后對該IP核進行了分析,給出它的性能參數.該課題系統地論述了基3-DES算法的密碼IP核設計全過程.文章首先闡述了該設計的課題背景,給出了使用VHDL方法設計密碼電路的特點和研究思路和特點,然后對IP核的設計環境和密碼算法進行了介紹.在此基礎上,詳細討論了3-DES算法的密碼芯片設計方法和各個電路模塊實現的結構圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過對各個模塊設計的介紹,闡明了使用VHDL語言設計專用集成電路的原理和特點.

    標簽: IPCORE FPGA 3DES 算法

    上傳時間: 2013-04-24

    上傳用戶:萌萌噠小森森

  • 基于FPGA的全數字化交流變頻調速系統

    本文主要介紹了如何運用可編程邏輯器件(FPGA)實現電機的變頻調速控制系統。  目前,電機控制芯片主要有兩種選擇。一種是專用集成芯片(ASIC),一種是單片機(MCU)或數字信號處理器(DSP)。而FPGA的數字資源豐富、工作頻率高、可在系統編程等特點使得開發靈活、開發周期相對短,可以取代前二種通用的方式。本文利用80C196KC和FPGA控制感應電機,簡化了硬件和軟件設計,并充分利用了FPGA的快速性,利用FPGA,除本身可以用來控制電機以外:可以制成通用的“IP核”應用到MCU(或DSP),或是作為片內外設,這樣就節約了片內資源;另外,它還是ASIC設計的驗證的必經階段,這是本文選題和工作的意義。本文設計的FPGA調速控制系統以及2個IP核,下載到芯片,通過驗證。  本文第一章緒論介紹了可編程邏輯器件的發展、應用,以及EDA的發展歷程,還介紹了ASIC等。針對FPGA的快速發展,論述了它在變頻調速技術應用中的優勢。  第二章介紹了交流電動機變頻調速技術及其相關技術的發展和應用情況。著重介紹了電壓空間矢量調制方式,以及矢量控制技術、技術發展。  第三章詳細介紹了SVPWM調速系統整個系統的FPGA設計,給出了設計思路、具體方案、邏輯時序分析;最后給出了軟件仿真結果和實驗波形對照。文中還給出了SVPWM調速系統運用的FPGA設計結果,驅動電機,得到實驗波形。論證了FPGA在調速系統應用中的可行性和意義。  第四章介紹了作者針對課題相關的一些內容所設計出的IP核,給出的實驗結果等。  論文最后,對本課題所做的工作進行了簡單的總結。

    標簽: FPGA 全數字 交流變頻 調速系統

    上傳時間: 2013-04-24

    上傳用戶:zhaiyanzhong

主站蜘蛛池模板: 利川市| 增城市| 舞阳县| 深泽县| 临武县| 读书| 兰州市| 张家川| 华安县| 甘洛县| 德钦县| 天水市| 同心县| 黄大仙区| 寻甸| 滦南县| 北辰区| 罗山县| 新河县| 融水| 龙山县| 潮州市| 扬州市| 蒙阴县| 沾化县| 卢湾区| 鸡东县| 峡江县| 五峰| 麻江县| 七台河市| 潜江市| 那曲县| 渝北区| 沅陵县| 乳山市| 泌阳县| 菏泽市| 当雄县| 介休市| 南宁市|