<sup id="62iqa"></sup>
我國的骨干通信網(wǎng)上的傳輸速率已經(jīng)向40 GB/s甚至是160 GB/s發(fā)展，傳輸線路以光纖作為主要的傳輸通道。與光纖相關的損耗和單模光纖的主要色散，即偏振模色散，不僅僅限制了光信號在通信過程中的傳輸距離，還很大程度上影響其通信容量。其中，偏振模色散對單模光纖高速和長距離通信的影響尤為突出。因此應現(xiàn)代光纖通信技術網(wǎng)的高速發(fā)展的需要，把當前流行的FPGA技術應用到單模光纖的偏振模色散的自適應補償技術中，用硬件描述語言來實現(xiàn)，可以大大提高光纖的偏振模色散自適應補償對實時性和穩(wěn)定性的要求。
上傳時間： 2013-11-15
上傳用戶：zhaiye
可編程邏輯器件（PLD）是嵌入式工業(yè)設計的關鍵元器件。在工業(yè)設計中，PLD已經(jīng)從提供簡單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術在通信、電機控制、I/O模塊以及圖像處理等應用中支持 I/O 擴展，替代基本的微控制器 （MCU） 或者數(shù)字信號處理器 （DSP）。 隨著系統(tǒng)復雜度的提高，F(xiàn)PGA還能夠集成整個芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應用中都具有以下優(yōu)點： 1. 設計集成——使用FPGA作為協(xié)處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個公共開發(fā)平臺的一片 FPGA中，使工業(yè)設計能夠適應協(xié)議、IP以及新硬件功能的發(fā)展變化。 3. 性能調整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統(tǒng)要求。 4. 過時保護——較長的 FPGA 產(chǎn)品生命周期，通過 FPGA 新系列的器件移植，延長工業(yè)產(chǎn)品的生命周期，保護硬件不會過時。 5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設計和軟件開發(fā)、IP集成以及調試。
上傳時間： 2014-12-28
上傳用戶：rnsfing
使用功能強大的FPGA來實現(xiàn)一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲控制器，由于該公司出產(chǎn)的這種存儲控制器具有很高的效率，使用也很廣泛，可知本設計具有很大的使用前景。本設計通過采用多路高速率數(shù)據(jù)讀寫操作仿真驗證，可知其完全可以滿足時序要求，由綜合結果可知其使用邏輯資源很少，運行速率很高，基本可以滿足所有設計需要。
上傳時間： 2013-11-07
上傳用戶：GavinNeko
電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復數(shù)高性能浮點數(shù)字信號處理（DSP）設計。獨立技術分析公司Berkeley設計技術有限公司（BDTI）驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發(fā)套件上簡單方便的高效實現(xiàn)Altera浮點DSP設計流程，同時驗證了要求較高的浮點DSP應用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。 Altera的浮點DSP設計流程經(jīng)過規(guī)劃，能夠快速適應可參數(shù)賦值接口的設計更改，其工作環(huán)境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級模塊庫，支持FPGA設計人員比傳統(tǒng)HDL設計更迅速的實現(xiàn)并驗證復數(shù)浮點算法。這一設計流程非常適合設計人員在應用中采用高性能 DSP，這些應用包括，雷達、無線基站、工業(yè)自動化、儀表和醫(yī)療圖像等。
上傳時間： 2014-12-28
上傳用戶：18888888888
《Altera FPGA工程師成長手冊》以altera公司的fpga為例，由淺入深，全面、系統(tǒng)地詳細講述了基于可編程邏輯技術的設計方法。《Altera FPGA工程師成長手冊》講解時穿插了大量典型實例，便于讀者理解和演練。另外，為了幫助讀者更好地學習，《Altera FPGA工程師成長手冊》提供了配套語音教學視頻，這些視頻和《Altera FPGA工程師成長手冊》源代碼一起收錄于《Altera FPGA工程師成長手冊》配書光盤中。 《Altera FPGA工程師成長手冊》涉及面廣，從基本的軟件使用到一般電路設計，再到nios ⅱ軟核處理器的設計，幾乎涉及fpga開發(fā)設計的所有知識。具體內容包括：eda開發(fā)概述、altera quartus ii開發(fā)流程、altera quartus ii開發(fā)向導、vhdl語言、基本邏輯電路設計、宏模塊、lpm函數(shù)應用、基于fpga的dsp開發(fā)設計、sopc系統(tǒng)構架、soc系統(tǒng)硬件開發(fā)、sopc系統(tǒng)軟件開發(fā)、nios ii常用外設、logiclock優(yōu)化技術等。
上傳時間： 2013-10-29
上傳用戶：思索的小白
本資料是關于Altera FPGA的選型及開發(fā)，內容大綱是：Altera的 FPGA體系結構簡介；Altera的 FPGA選型策略；嵌入式邏輯分析工具SignalTAPII的使用；基于CPLD的FPGA配制方法。
上傳時間： 2014-12-28
上傳用戶：hebanlian
MATLAB及其在FPGA中的應用（第2版）本書緊密結合作者在MATIAB和FPGA應用領域中的實際經(jīng)驗，講述了MATIAB的基本使用方法及其在FPGA設計中的應用。書中略去對MATIAB和FPGA的一般性介紹，以大量設計實例為切入點，將MATIAB強大的數(shù)值計算和算法仿真功能與當今電子設計領域快速發(fā)展的FPGA設計技術相結合，重點講述了FPGA設計中的MATLAB聯(lián)合仿真問題，最后以三個大型設計實例結束全書的討論。 目錄
上傳時間： 2013-11-15
上傳用戶：雨出驚人love
為了對中頻PCM信號進行直接解調，提出一種全新的數(shù)字化PCM中頻解調器的設計方法。在實現(xiàn)過程中，采用大規(guī)模的FPGA芯片對位幀同步器進行了融合，便于設備的集成化和小型化。這種新型的中頻解調器比傳統(tǒng)的基帶解調器具有硬件成本低和誤碼率低等優(yōu)點。
上傳時間： 2013-12-17
上傳用戶：ddddddos
LMS自適應濾波器是一種廣泛使用的數(shù)字信號處理算法，對其實現(xiàn)有多種方法．通過研究其特性的基礎上，提出了在FPGA 中使用軟處理的嵌入式實現(xiàn)方案，文中對實現(xiàn)方式的優(yōu)缺點進行了分析，并給出了硬件實現(xiàn)中的有線字長效應進行了詳細的分析．
上傳時間： 2014-01-21
上傳用戶：gokk
由于Virtex-5 器件的基礎架構與以往的FPGA 器件不同，因此，要為特定設計選擇合適的Virtex-5 器件并非易事。大多數(shù)情況下，設計應采用類似的陣列大小（器件數(shù)量）并且比以前的目標器件至少低一個速度級別（如從中速級別到慢速級別）。但是，這種建議對于有些情況卻并不適用。本節(jié)將介紹一些會影響Virtex-5 FPGA 器件選擇標準的設計風格和特征。
上傳時間： 2013-10-18
上傳用戶：yuyizhixia
