信息安全學習，保密十不準屏保，2008版，可以應用所有信息安全崗位電腦，點擊直接安裝，會直接加入到系統屏保列表中，適用于win xp/2003/20087系統
標簽： 屏保
上傳時間： 2018-11-13
上傳用戶：charleschen709
很多網友反映在會聲會影官網下載會聲會影x9試用版之后，打開時會出現報錯，提示“無法啟動此程序，因為計算機中丟失MSVCR100.dll。嘗試重新安裝改程序以解決此問題?！庇龅竭@種情況該如何介解決呢？這期小編就來說明一下。 圖一：系統錯誤 方法一： 1、使用搜索引擎搜索“MSVCR100.dll”，選擇一個進入下載； 2、將下載下來的壓縮文件解壓打開； 3、將MSVCR100.100文件復制到C:\Windows\system32 里面如果你是64位的系統，就放到C:\Windows\SysWOW64里面，對應放置； 圖二：復制dll到C盤 4、同時按住win+R鍵，桌面左下角彈出運行框，在里面輸入 regsvr32 msvcr100.dll，點擊確定； 圖三：運營 5、再一次點擊會聲會影的啟動程序，這時應該就可以啟動視頻制作軟件了。 方法二： 1、使用360安全衛士里的人工服務，在搜索框里輸入msvcr100.dll，點擊查找方案； 圖四：360修復 2、點擊msvcr100.dll問題后面的立即修復，修復完成之后重新啟會聲會影即可。 在下載或者使用會聲會影的過程中遇到任何問題可以在會聲會影教程中尋找答案。
上傳時間： 2019-04-28
上傳用戶：yanyu
nx=length(x(:)); if nargin<2 || isempty(win) win=nx; end if nargin<4 || isempty(m) m=''; end nwin=length(win); if nwin == 1 lw = win; w = ones(1,lw); else lw = nwin; w = win(:)'; end
標簽： 能頻值
上傳時間： 2019-09-23
上傳用戶：minwenji
用verilog編寫的網卡芯片rtl級。前仿后仿都通過了，可以在modelsim上運行察看
上傳時間： 2019-12-06
上傳用戶：木瓜呱呱呱
Commoditization is a serious threat to the telecommunications industry. Most CSPs offer similar services at rates designed to win what has become a price war. As a result, many face decreasing margins and difficulty sustaining differentiation based on prices or products alone. On top of commoditization, CSPs also face competition from OTT providers and an increasingly knowledgeable and demanding customer base. With access to growing amounts of data from an ever-increasing number of sources and devices, today’s empowered, savvy consumers know what they want and expect to get it.
標簽： RestoringConnections_IBM_CPL
上傳時間： 2020-06-01
上傳用戶：shancjb
本資料介紹如何使用modelsim進行功能仿真
上傳時間： 2020-09-20
上傳用戶：
電子書-FPGA與Matlab聯合實戰V1.0 127頁前言 作為網絡上第一個開源此技術，筆者迫不及待地想將此技術分享出來。筆者從 2011 年 接觸 FPGA 以來，從各個方面使用 FPGA，無論是控制、圖像視頻、IC 前端驗證、仿真測試， 各個部分都有所觸及，2015 年第一次接觸到 FPGA 與 matlab 的硬件在環實時仿真，就對感 受到技術的強大，雖然這里面還有很到的問題，但是作為最強大的仿真驗證工具 Matlab 與 最強大的可編程器件的結合，做仿真測試很方便的，可直接通過 matlab 產生測試信號或者 通過 matlab 接收分析 FPGA 處理完成后的信號。 如今 FPGA 開發過程勢必要涉及到一個過程：驗證仿真，驗證很多情況下是在 Matlab 上進行的，而仿真大部分初學者都是采用 Modelsim 仿真軟件進行。比如設計一個信號濾波 模塊，驗證該濾波模塊是在 Matlab 上進行設計驗證，得到該模塊的設計參數和設計結構， 然后再轉換為 RTL 代碼，再用 Modelsim 軟件進行仿真，這個過程涉及到采用 matlab 軟件產 生待測試的信號，輸入到 RTL 代碼中，然后在通過 Modelsim 軟件進行仿真得到處理后的信 號，再將該信號輸出到文件，最后通過 Matlab 軟件分析處理后的
上傳時間： 2021-10-23
上傳用戶：
CPUIC 串口調試工具 免費多標簽串口調試工具支持二進制、字符模式切換支持多種文字編碼，沒有亂碼自動發送數據；收藏發送數據強大模擬發送數據適用：Win 10 / Win 8.1 / Win 7 | 版本：1.2支持多種文字編碼，沒有亂碼日志實時保存，不丟失數據模擬發送數據，調試方便多顏色顯示收發數據，一目了然循環發送數據，收藏發送數據，方便快捷串口設置免責聲明
上傳時間： 2021-11-02
上傳用戶：20125101110
KMS_VL_ALL激活工具 KMS_VL_ALL完美激活工具 win下激活工具
標簽： KMS
上傳時間： 2021-12-07
上傳用戶：qdxqdxqdxqdx
FPGA那些事兒--TimeQuest靜態時序分析REV7.0，FPGA開發必備技術資料--262頁。前言這是筆者用兩年構思準備一年之久的筆記，其實這也是筆者的另一種挑戰。寫《工具篇I》不像寫《Verilog HDL 那些事兒》系列的筆記一樣，只要針對原理和HDL 內容作出解釋即可，雖然《Verilog HDL 那些事兒》夾雜著許多筆者對Verilog 的獨特見解，不過這些內容都可以透過想象力來彌補。然而《工具篇I》需要一定的基礎才能書寫。兩年前，編輯《時序篇》之際，筆者忽然對TimeQuest 產生興趣，可是筆者當時卻就連時序是什么也不懂，更不明白時序有理想和物理之分，為此筆者先著手理想時序的研究。一年后，雖然已掌握解理想時序，但是筆者始終覺得理想時序和TimeQuest 之間缺少什么，這種感覺就像磁極不會沒有原因就相互吸引著？于是漫長的思考就開始了... 在不知不覺中就寫出《整合篇》。HDL 描述的模塊是軟模型，modelsim 仿真的軟模型是理想時序。換之，軟模型經過綜合器總綜合以后就會成為硬模型，也是俗稱的網表。而TimeQuest 分析的對象就是硬模型的物理時序。理想時序與物理時序雖然與物理時序有顯明的區別，但它們卻有黏糊的關系，就像南極和北極的磁性一樣相互作用著。編輯《工具篇I》的過程不也是一番風順，其中也有擱淺或者靈感耗盡的情況。《工具篇I》給筆者最具挑戰的地方就是如何將抽象的概念，將其簡化并且用語言和圖形表達出來。讀者們可要知道《工具篇I》使用許多不曾出現在常規書的用詞與概念... 但是，不曾出現并不代表它們不復存在，反之如何定義與實例化它們讓筆者興奮到夜夜失眠?！豆ぞ咂?I》的書寫方式依然繼承筆者往常的筆記風格，內容排版方面雖然給人次序不一的感覺，不過筆者認為這種次序對學習有最大的幫助。編輯《工具篇I》辛苦歸辛苦，但是筆者卻很熱衷，心情好比小時候研究新玩具一般，一邊好奇一邊疑惑，一邊學習一邊記錄。完成它讓筆者有莫民的愉快感，想必那是筆者久久不失的童心吧??？
標簽： FPGA TimeQues 靜態時序分析 Verilog HDL
上傳時間： 2022-05-02
上傳用戶：qdxqdxqdxqdx
