鎖相環(huán)中的鑒頻和鑒相作用的功能實(shí)現(xiàn)，通過(guò)modelsim仿真調(diào)試通過(guò)。
標(biāo)簽： 鎖相環(huán)PLL中的PFD功能實(shí)現(xiàn)
上傳時(shí)間： 2016-01-21
上傳用戶：積水三千
關(guān)于三菱FX2N 的plc編程軟件，方便
標(biāo)簽： 軟件
上傳時(shí)間： 2016-03-30
上傳用戶：nenhe
8位RISC_CPU，親測(cè)可在modelsim成功仿真
標(biāo)簽： RISC_CPU verilog 源代碼
上傳時(shí)間： 2016-08-15
上傳用戶：s藍(lán)莓汁
用verilog編寫的三分頻器代碼，用modelsim測(cè)試沒(méi)有問(wèn)題，有問(wèn)題請(qǐng)反饋給我
標(biāo)簽： verilog 三分頻 代碼
上傳時(shí)間： 2017-02-26
上傳用戶：zhangqi
用verilog設(shè)計(jì)加法器，經(jīng)modelsim仿真測(cè)試沒(méi)問(wèn)題。有問(wèn)題請(qǐng)反饋。
標(biāo)簽： verilog 加法器
用verilog設(shè)計(jì)的加法器，經(jīng)過(guò)modelsim工具驗(yàn)證無(wú)問(wèn)題。有問(wèn)題請(qǐng)反饋。
標(biāo)簽： Verilog 加法器
上傳時(shí)間： 2017-02-27
用xilinxIP聯(lián)合modelsim進(jìn)行仿真
標(biāo)簽： DDS FFT IP核 仿真
上傳時(shí)間： 2017-03-17
上傳用戶：oyoyooo
運(yùn)用WIN API寫窗口程序，一本經(jīng)典的書
標(biāo)簽： windows 程序設(shè)計(jì)
上傳時(shí)間： 2017-12-14
上傳用戶：iostreamhucan
win 64位使用軟件，文件共享 版本合并等超強(qiáng)功能
標(biāo)簽： LanguagePack 27285 zh_CN svn 64
上傳時(shí)間： 2018-02-24
上傳用戶：0461648
WIN,32,多線程,程序設(shè)計(jì) 程序員學(xué)習(xí)用書 深入了解WIN32
標(biāo)簽： WIN 32 多線程 程序設(shè)計(jì)
上傳時(shí)間： 2018-10-17
上傳用戶：一品黃山
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
