專輯類-EDA仿真相關(guān)專輯-56冊-2.30G 電子設(shè)計(jì)自動化（EDA）教程-352頁-13.2M.pdf
上傳時間： 2013-06-09
上傳用戶：zhoujunzhen
專輯類-EDA仿真相關(guān)專輯-56冊-2.30G EDA工具手冊-589頁-14.1M-pdf版.zip
上傳時間： 2013-06-04
上傳用戶：梧桐
專輯類-EDA仿真相關(guān)專輯-56冊-2.30G Electronics-Workbench使用指南與電子電工技術(shù)EDA實(shí)驗(yàn)-123頁-5.8M.pdf
標(biāo)簽： Electronics-Workbench EDA 123 5.8
上傳時間： 2013-04-24
上傳用戶：也一樣請求
專輯類-EDA仿真相關(guān)專輯-56冊-2.30G --中興通訊EDA工具手冊-589頁-15.3M.pdf
上傳時間： 2013-06-16
上傳用戶：exxxds
現(xiàn)實(shí)生活中的語音不可避免的要受到周圍環(huán)境的影響，背景噪聲例如機(jī)械噪聲、街頭音樂噪音，其他說話者的話音等均會嚴(yán)重地影響語音信號的質(zhì)量：此外傳輸系統(tǒng)本身也會產(chǎn)生各種噪聲，因此接收端的信號為帶噪語音信號。混疊在語音信號中的噪聲按類別可分為環(huán)境噪聲等的加法性噪聲及電器線路干擾等的乘法性噪聲；按性質(zhì)可分為平穩(wěn)噪聲和非平穩(wěn)噪聲。 語音增強(qiáng)的根本目的就是凈化語音質(zhì)量。把不需要的噪音減低到最小程度。但是由于噪音的復(fù)雜性，很難歸納出一個統(tǒng)一的特征，因此不可能尋求一種算法完全適應(yīng)于所有的噪音消除，因此語音增強(qiáng)是一個復(fù)雜的工程。 有關(guān)抗噪聲技術(shù)的研究以及實(shí)際環(huán)境下的語音信號處理系統(tǒng)的開發(fā)，在國內(nèi)外已經(jīng)成為語音信號處理非常重要的研究課題，已經(jīng)作了大量的研究工作，取得了豐富的研究成果。本文僅對加性噪聲下的語音增強(qiáng)技術(shù)做了較為仔細(xì)的討論，我們先給出語音信號處理的基本理論，它是語音增強(qiáng)算法研究和實(shí)現(xiàn)的理論基礎(chǔ)，在此基礎(chǔ)總結(jié)了自適應(yīng)信號處理技術(shù)的特點(diǎn)以及在語音增強(qiáng)方面的應(yīng)用。選取工程領(lǐng)域最常用的自適應(yīng)LMS濾波算法和RLS濾波算法作為研究對象，提出了利用最小均方誤差意義下自適應(yīng)濾波器的輸出信號與主通道噪聲信號的等效關(guān)系，得到濾波器最佳自適應(yīng)參數(shù)的方法，并分析了在平穩(wěn)和非平穩(wěn)噪聲環(huán)境下，L M S濾波器族和R L S濾波器在不同噪音輸入下的權(quán)系數(shù)收斂速度、權(quán)系數(shù)穩(wěn)定性、跟蹤輸入信號的能力和信噪比的改善等特性。 研究了MATLAB語言程序設(shè)計(jì)和使用MALTLAB對語音算法進(jìn)行仿真、并輸入了多種實(shí)際環(huán)境下的噪音進(jìn)行濾波仿真并對仿真的結(jié)果進(jìn)行比較和分析。總結(jié)出了LMS、NLMS、SIGN-ERROR-LMS、RLS自適應(yīng)濾波器在語音濾波方面的特點(diǎn) 和應(yīng)用情況。 最后在MATLAB仿真的基礎(chǔ)上，利用Altera公司的Cyclone2系列FPGA芯片和多種EDA工具，完成了L M S自適應(yīng)濾波器的FPGA設(shè)計(jì)。 關(guān)鍵詞：語音增強(qiáng)，背景噪音，自適應(yīng)濾波器，LMS，RLS，F(xiàn)PGA
標(biāo)簽： FPGA 語音增強(qiáng) 算法研究
上傳時間： 2013-04-24
上傳用戶：lijianyu172
隨著現(xiàn)代計(jì)算機(jī)技術(shù)、微電子技術(shù)的進(jìn)一步結(jié)合和發(fā)展，可編程邏輯技術(shù)已成為當(dāng)前電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的技術(shù)。通過采用FPGA/EDA技術(shù)，對通信卡的PCI接口、E1接口、外部邏輯電路進(jìn)行集成，并利用目前通用計(jì)算機(jī)強(qiáng)大的數(shù)字信息處理能力，可大大簡化CTI硬件的設(shè)計(jì)，降低制造成本，提高系統(tǒng)可靠性。 據(jù)此，本論文提出了基于FPGA/EDA技術(shù)的PCI-E1接口設(shè)計(jì)方法，文中對PCI總線接口、E1接口及兩接口的互連等相關(guān)技術(shù)進(jìn)行了深入分析，對各功能模塊和系統(tǒng)進(jìn)行了VHDL建模與仿真。 同時，論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺的設(shè)計(jì)原理和基于DriverWorks的WDM驅(qū)動程序的設(shè)計(jì)方法。 本論文涉及的軟件、硬件系統(tǒng)已經(jīng)開發(fā)、調(diào)試完成。測試結(jié)果表明：1、論文所研究的PCI接口(主/從設(shè)備)在進(jìn)行配置讀/寫、I/O讀寫、存儲器讀寫及總線的猝發(fā)數(shù)據(jù)傳送等操作中，各項(xiàng)性能符合PCI2.3規(guī)范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式：在成幀模式下，信息的有效傳送速率為31×64Kbit/s；在不成幀的模式下，信息的有效傳送速率為2.048Mbit/s。E1輸出口各項(xiàng)參數(shù)符合CCITT相關(guān)規(guī)范要求。 3、論文所研究的PCI-E1接口在與現(xiàn)網(wǎng)設(shè)備、模塊的對接測試中，性能穩(wěn)定。基于本論文的產(chǎn)品已經(jīng)正式發(fā)布。國內(nèi)部分廠家已對該產(chǎn)品進(jìn)行了多方面的綜合測試，并計(jì)劃將其應(yīng)用到實(shí)際的生產(chǎn)和研究中。 本論文對于CTI硬件的設(shè)計(jì)是一項(xiàng)嘗試和革新。測試和應(yīng)用證明該方法行之有效，符合設(shè)計(jì)目標(biāo)，具有較廣闊的應(yīng)用前景。
標(biāo)簽： PCIE1 FPGA 接口設(shè)計(jì)
上傳時間： 2013-06-02
上傳用戶：wpwpwlxwlx
基于EDA平臺的計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程實(shí)踐本文分析了計(jì)算機(jī)專業(yè)本科生課程計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的教學(xué)現(xiàn)狀, 結(jié)合目前在教學(xué)實(shí)踐中采用的部分措施, 提出了在計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課
標(biāo)簽： EDA 計(jì)算機(jī)系統(tǒng) 實(shí)踐
上傳時間： 2013-04-24
上傳用戶：lifevast
EDA Tools in FPGA用于開發(fā)FPGA的EDA工具:隨著集成電路和計(jì)算機(jī)技術(shù)的發(fā)展，越來越多的公司不斷的開發(fā)出更加好用的EDA工具給廣大的
上傳時間： 2013-04-24
上傳用戶：ywqaxiwang
EDA卷積碼編解碼器實(shí)現(xiàn)技術(shù)針對某擴(kuò)頻通信系統(tǒng)數(shù)據(jù)糾錯編碼的需要, 構(gòu)造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +
標(biāo)簽： EDA 卷積碼 編解碼器 實(shí)現(xiàn)技術(shù)
上傳時間： 2013-07-18
上傳用戶：ynwbosss
EDA軟件在電路設(shè)計(jì)中的應(yīng)用 摘要: 在EDA軟件的基礎(chǔ)上, 介紹了仿真功能在數(shù)字邏輯電路設(shè)計(jì)中的應(yīng)用, 佐證了由傳統(tǒng)實(shí)驗(yàn)教學(xué)向現(xiàn)代化創(chuàng)新性教學(xué)
標(biāo)簽： EDA 軟件 電路設(shè)計(jì) 中的應(yīng)用
上傳時間： 2013-04-24
上傳用戶：zhqzal1014
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
