數字射頻存儲器(Digital Radio FreqlJencyr：Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力，已成為現代雷達系統的重要部件?，F代雷達普遍采用了諸如脈沖壓縮、相位編碼等更為復雜的信號處理技術，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應用于電子對抗領域作為射頻頻率源。目前，國內外對DRFM技術的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲容量等方面，還不能滿足現代雷達信號處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理，在現有的研究基礎上提出了一種便于工程實現的設計方法，給出了基于現場可編程門陣列(Field Programmable Gate Array FPGA)實現的幅度量化DRFM設計方案。本方案的采樣率為1 GHz、采樣精度12位，具體實現是采用4個采樣率為250 Mhz的ADC并行交替等效時間采樣以達到1 GHz的采樣率。單通道內采用數字正交采樣技術進行相干檢波，用于保存信號復包絡的所有信息。利用FPGA器件實現DRFM的控制器和多路采樣數據緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實現了DRFM電路的FPGA設計和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統的功耗，提高了系統工作的可靠性。本文最后對采用的數字信號處理算法進行了仿真，仿真結果證明了設計方案的可行性。 本文提出的基于FPGA的多通道DRFM系統與基于專用FIFO存儲器的DRFM相比，具有更高的性能指標和優越性。
上傳時間： 2013-06-01
上傳用戶：lanwei
介紹了一種運用FPGA開發軟件Quartus II設計的數字頻率計。該數字頻率計的1 Hz～1 Mhz輸入被測脈沖信號具有頻率測量、周期測量、脈寬測量和占空比測量等多種用途，其測試結果由3 只七段數碼
上傳時間： 2013-05-22
上傳用戶：qb1993225
電路圖可以實現高頻Mhz以上的檢波電路 Mhz以上高頻大多數比較難實現。
上傳時間： 2013-04-24
上傳用戶：secsz2003
·Blackfin系列DSP原理與系統設計(PDF格式)內容提要Blackfin DSP是ADI與Intel聯合開發的體現高性能體系結構的首款第四代定點DSP產品。在其系列產品中，最高時鐘頻率為600 Mhz，峰值處理能力為1.2 GMIPS。本書共分8章，主要介紹了Blackfin系列芯片的結構、特點、接口功能、軟件編程等內容，并以視頻應用為實例介紹了一些使用方法，同時給出了幾個用于MPEG-4算
上傳時間： 2013-04-24
上傳用戶：cooran
提出了基于嵌入式技術CCD 采集系統的新方法,并以ARM微處理器和FPGA 芯片為核心設計了嵌入式CCD 采集系統,解決了傳統采集方法中系統過于龐大和復雜的問題,具有結構簡單、小型化和智能化的特點。試驗結果表明,該系統實現了CCD 輸出圖像的高速采集和實時顯示,數據采集速率達到5 Mhz。
上傳時間： 2013-08-15
上傳用戶：baitouyu
基于CSMC的0.5 μmCMOS工藝，設計了一個高增益、低功耗、恒跨導軌到軌CMOS運算放大器，采用最大電流選擇電路作為輸入級，AB類結構作為輸出級。通過cadence仿真，其輸入輸出均能達到軌到軌，整個電路工作在3 V電源電壓下，靜態功耗僅為0.206 mW，驅動10pF的容性負載時，增益高達100.4 dB，單位增益帶寬約為4.2 Mhz，相位裕度為63°。
上傳時間： 2013-11-04
上傳用戶：xlcky
本文介紹了AD公司的RF/IF相位和幅度測量芯片AD8302，并以此芯片為核心，組合功分器、延遲線和FPGA芯片設計了瞬時測頻接收機，改進了傳統的設計方案。依照設計制作了測頻系統，并對系統整體性能進行了測試，測試結果表明本系統可以準確測量1.4~2.0 GHz范圍內的信號，測頻精度為10 Mhz。
上傳時間： 2013-10-26
上傳用戶：zsjzc
基于低噪聲放大器（LNA）的噪聲系數和駐波比之間的矛盾，本文采用安捷倫公司的ATF54143晶體管計了一款工作于890~960 Mhz平衡式低噪聲放大器。該設計分為兩部分：3 dB 90°相移定向耦合器和并聯的低噪聲放大器。本文中首先介紹LNA相關理論，然后通過安捷倫公司的ADS仿真軟件進行電路仿真，仿真結果滿足設計要求，達到了低噪聲系數和良好地駐波比要求。此文也為后面電路的設計和調試提供了理論支持。
上傳時間： 2013-11-02
上傳用戶：410805624
本電路為寬帶直接變頻發射機模擬部分的完整實施方案（模擬基帶輸入、RF輸出）。通過使用鎖相環(PLL)和寬帶集成電壓控制振蕩器(VCO)，本電路支持500 Mhz至4.4 GHz范圍內的RF頻率。PLL中的LO執行諧波濾波，確保提供出色的正交精度。低噪聲LDO確保電源管理方案對相位噪聲和EVM沒有不利影響。這種器件組合可以提供500 Mhz至4.4 GHz頻率范圍內業界領先的直接變頻發射機性能。
上傳時間： 2013-11-23
上傳用戶：墻角有棵樹
借助AD9981，利用一種雙芯片“乒乓”配置可以實現超過110 Mhz的像素時鐘速率。雙芯片解決方案與交替像素采樣解決方案的不同之處在于，前者可以維持全速刷新率。雙通道AD9981設計有多種實現方式。本應用筆記旨在讓用戶了解在實現這種配置時需要考慮的因素。相關變量包括布局和路由限制、時鐘選擇、圖形控制要求和最高速率要求等。
上傳時間： 2013-10-11
上傳用戶：shinesyh
