-
What happens with your machine when you need to Move away from the computer for 10 or more minutes? How secure is your data? Can someone sit on your chair while you are at a coworkers office and play with your data?
Maybe you need a computer locking tool that is small and easy to use yet powerful enough to make sure your machine is locked when you need to go out for a break.
標簽：
computer
happens
machine
minutes
上傳時間：
2017-08-24
上傳用戶：semi1981
-
Inverted pendulum in cart controled by torque. It contains regulators: one to Move it, second to stabilize pendulum, and last to stabilize the cart
標簽：
regulators
controled
Inverted
pendulum
上傳時間：
2017-09-24
上傳用戶：
-
Logic2007中文教程
PADS Logic功能，特點及使用教程
本教程描述了PADS Logic 的各種功能和特點、以及使用方法。這些功
能包括：
如何在PADS Logic 中使用工作區(Working Area)。
如何在PADS Logic 的元件庫中定義目標庫(Library)。
如何從庫中搜索有關的元件(Part)。
如何添加連線(Connection)、總線(Bus)、使用頁間連接符號
移動(Move)、拷貝(Copy)、刪除(Delete)和編輯(Edit)等操作方式(Mode)。
在設計數據編輯時使用查詢/修改(Query/Modify)命令。
如何定義設計規則(Design Rules)。
如何建立網表(Netlist)和SPICE 格式網絡表以及材料清單(BOM)報
標簽：
Logic
2007
教程
上傳時間：
2013-04-24
上傳用戶：zhaoq123
-
·目錄1. Radio signals on the Move 12. Antenna basics 193. Wire, connection, grounds, and all that 494. Marconi and other unbalanced antennas 695. Doublets, dipoles, and other Hertzian antennas 876. Limit
標簽：
antenna
toolkit
nbsp
天線
上傳時間：
2013-06-14
上傳用戶：lingduhanya
-
Abstract: This tutorial discusses proper printed-circuit board (PCB) grounding for mixed-signal designs. Formost applications a simple method without cuts in the ground plane allows for successful PCB layouts withthis kind of IC. We begin this document with the basics: where the current flows. Later, we describe how toplace components and route signal traces to minimize problems with crosstalk. Finally, we Move on toconsider power supply-currents and end by discussing how to extend what we have learned to circuits withmultiple mixed-signal ICs.
標簽：
PCB
正
印刷電路板
混合信號
上傳時間：
2013-11-04
上傳用戶：pol123
-
PCB設計問題集錦
問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當板子布得很密時，情況更加嚴重。當我用Verify Design進行檢查時，會產生錯誤，但這種錯誤可以忽略。往往這種錯誤很多，有幾百個，將其他更重要的錯誤淹沒了，如何使Verify Design會略掉這種錯誤，或者在眾多的錯誤中快速找到重要的錯誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數目。但一定要檢查是否真正屬于不需要的文字。
問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關制造方面的一個檢查，您沒有相關設定，所以可以不檢查。
問： 怎樣導出jop文件？答：應該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產品中Import保存的ASC文件，再保存為JOB文件。
問： 怎樣導入reu文件？答：在ECO與Design 工具盒中都可以進行，分別打開ECO與Design 工具盒，點擊右邊第2個圖標就可以。 問： 為什么我在pad stacks中再設一個via:1(如附件）和默認的standardvi(如附件）在布線時V選擇1，怎么布線時按add via不能添加進去這是怎么回事，因為有時要使用兩種不同的過孔。答：PowerPCB中有多個VIA時需要在Design Rule下根據信號分別設置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時就比較方便。詳細設置方法在PowerPCB軟件通中有介紹。
問：為什么我把On-line DRC設置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設置怎么不會呢?答：首先這不是錯誤,出現的原因是在數據中沒有BOARD OUTLINE.您可以設置一個,但是不使用它作為CAM輸出數據.
問：我用ctrl+c復制線時怎設置原點進行復制，ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答： 復制布線時與上面的Move MODE設置沒有任何關系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹.
問：用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了.
問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起，而你教程里都會好好的(圖8)答：這可能還是與您的GRID 設置有關,不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習。
問： 尊敬的老師:您好！這個圖已經畫好了，但我只對（如圖1）一種的完全間距進行檢查，怎么錯誤就那么多，不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進。謝！！！！！答：請注意您的DRC SETUP窗口下的設置是錯誤的,現在選中的SAME NET是對相同NET進行檢查,應該選擇NET TO ALL.而不是SAME NET有關各項參數的含義請仔細閱讀第5部教程.
問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動建元件參數中有幾個不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應U102和U103元件應寫什么數值，還有這兩個元件SILK怎么自動設置，以及SILK內有個圓圈怎么才能畫得與該元件參數一致。
答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據元件資料自己計算。
標簽：
PCB
設計問題
集錦
上傳時間：
2013-10-07
上傳用戶：comer1123
-
單片機入門基礎知識大全免費下載
單片機第八課（尋址方式與指令系統）
通過前面的學習，我們已經了解了單片機內部的結構，并且也已經知道，要控制單片機，讓它為我們干學，要用指令，我們已學了幾條指令，但很零散，從現在開始，我們將要系統地學習8051的指令部份。
一、概述
1、指令的格式
我們已知，要讓計算機做事，就得給計算機以指令，并且我們已知，計算機很“笨”，只能懂得數字，如前面我們寫進機器的75H，90H，00H等等，所以指令的第一種格式就是機器碼格式，也說是數字的形式。但這種形式實在是為難我們人了，太難記了，于是有另一種格式，助記符格式，如MOV P1，#0FFH，這樣就好記了。 這兩種格式之間的關系呢，我們不難理解，本質上它們完全等價，只是形式不一樣而已。
2、匯編
我們寫指令使用匯編格式，而計算機只懂機器碼格式，所以要將我們寫的匯編格式的指令轉換為機器碼格式，這種轉換有兩種方法：手工匯編和機器匯編。手工匯編實際上就是查表，因為這兩種格式純粹是格式不同，所以是一一對應的，查一張表格就行了。不過手工查表總是嫌麻煩，所以就有了計算機軟件，用計算機軟件來替代手工查表，這就是機器匯編。
二、尋址
讓我們先來復習一下我們學過的一些指令：MOV P1，#0FFH，MOV R7，#0FFH這些指令都是將一些數據送到相應的位置中去，為什么要送數據呢？第一個因為送入的數可以讓燈全滅掉，第二個是為了要實現延時，從這里我們可以看出來，在用單片機的編程語言編程時，經常要用到數據的傳遞，事實上數據傳遞是單片機編程時的一項重要工作，一共有28條指令（單片機共111條指令）。下面我們就從數據傳遞類指令開始吧。
分析一下MOV P1，#0FFH這條指令，我們不難得出結論，第一個詞MOV是命令動詞，也就是決定做什么事情的，MOV是Move少寫了一個E，所以就是“傳遞”，這就是指令，規定做什么事情，后面還有一些參數，分析一下，數據傳遞必須要有一個“源”也就是你要送什么數，必須要有一個“目的”，也就是你這個數要送到什么地方去，顯然在上面那條指令中，要送的數（源）就是0FFH，而要送達的地方（目的地）就是P1這個寄存器。在數據傳遞類指令中，均將目的地寫在指令的后面，而將源寫在最后。
這條指令中，送給P1是這個數本身，換言之，做完這條指令后，我們可以明確地知道，P1中的值是0FFH，但是并不是任何時候都可以直接給出數本身的。例如，在我們前面給出的延時程序例是這樣寫的：
MAIN： SETB P1.0 ；（１）
LCALL DELAY ；（２）
CLR P1.0 ；（３）
LCALL DELAY ；（４）
AJMP MAIN ；（５）
；以下子程序
DELAY： MOV R7，#250 ；（６）
D1： MOV R6，#250 ；（７）
D2： DJNZ R6，D2 ；（８）
DJNZ R7，D1 ；（９）
RET ；（１０）
END ；（１１）
表1
MAIN： SETB P1.0 ；（１）
MOV 30H，#255
LCALL DELAY ；
CLR P1.0 ；（３）
MOV 30H,#200
LCALL DELAY ；（４）
AJMP MAIN ；（５）
；以下子程序
DELAY： MOV R7，30H ；（６）
D1： MOV R6，#250 ；（７）
D2： DJNZ R6，D2 ；（８）
DJNZ R7，D1 ；（９）
RET ；（１０）
END ；（１１）
表2
這樣一來，我每次調用延時程序延時的時間都是相同的（大致都是0.13S)，如果我提出這樣的要求：燈亮后延時時間為0.13S燈滅，燈滅后延時0.1秒燈亮，如此循環，這樣的程序還能滿足要求嗎？不能，怎么辦？我們可以把延時程序改成這樣(見表2)：調用則見表2中的主程，也就是先把一個數送入30H，在子程序中R7中的值并不固定，而是根據30H單元中傳過來的數確定。這樣就可以滿足要求。
從這里我們可以得出結論，在數據傳遞中要找到被傳遞的數，很多時候，這個數并不能直接給出，需要變化，這就引出了一個概念：如何尋找操作數，我們把尋找操作數所在單元的地址稱之為尋址。在這里我們直接使用數所在單元的地址找到了操作數，所以稱這種方法為直接尋址。除了這種方法之外，還有一種，如果我們把數放在工作寄存器中，從工作寄存器中尋找數據，則稱之為寄存器尋址。例：MOV A，R0就是將R0工作寄存器中的數據送到累加器A中去。提一個問題：我們知道，工作寄存器就是內存單元的一部份，如果我們選擇工作寄存器組0，則R0就是RAM的00H單元，那么這樣一來，MOV A，00H，和MOV A，R0不就沒什么區別了嗎？為什么要加以區分呢？的確，這兩條指令執行的結果是完全相同的，都是將00H單元中的內容送到A中去，但是執行的過程不同，執行第一條指令需要2個周期，而第二條則只需要1個周期，第一條指令變成最終的目標碼要兩個字節（E5H 00H），而第二條則只要一個字節（E8h）就可以了。
這么斤斤計較！不就差了一個周期嗎，如果是12M的晶振的話，也就1個微秒時間了，一個字節又能有多少？
不對，如果這條指令只執行一次，也許無所謂，但一條指令如果執行上1000次，就是1毫秒，如果要執行1000000萬次，就是1S的誤差，這就很可觀了，單片機做的是實時控制的事，所以必須如此“斤斤計較”。字節數同樣如此。
再來提一個問題，現在我們已知，尋找操作數可以通過直接給的方式（立即尋址）和直接給出數所在單元地址的方式（直接尋址），這就夠了嗎？
看這個問題，要求從30H單元開始，取20個數，分別送入A累加器。
就我們目前掌握的辦法而言，要從30H單元取數，就用MOV A，30H，那么下一個數呢？是31H單元的，怎么取呢？還是只能用MOV A，31H，那么20個數，不是得20條指令才能寫完嗎？這里只有20個數，如果要送200個或2000個數，那豈不要寫上200條或2000條命令?這未免太笨了吧。為什么會出現這樣的狀況？是因為我們只會把地址寫在指令中，所以就沒辦法了，如果我們不是把地址直接寫在指令中，而是把地址放在另外一個寄存器單元中，根據這個寄存器單元中的數值決定該到哪個單元中取數據，比如，當前這個寄存器中的值是30H，那么就到30H單元中去取，如果是31H就到31H單元中去取，就可以解決這個問題了。怎么個解決法呢？既然是看的寄存器中的值，那么我們就可以通過一定的方法讓這里面的值發生變化，比如取完一個數后，將這個寄存器單元中的值加1，還是執行同一條指令，可是取數的對象卻不一樣了，不是嗎。通過例子來說明吧。
MOV R7，#20
MOV R0，#30H
LOOP：MOV A，@R0
INC R0
DJNZ R7,LOOP
這個例子中大部份指令我們是能看懂的，第一句，是將立即數20送到R7中，執行完后R7中的值應當是20。第二句是將立即數30H送入R0工作寄存器中，所以執行完后，R0單元中的值是30H，第三句，這是看一下R0單元中是什么值，把這個值作為地址，取這個地址單元的內容送入A中，此時，執行這條指令的結果就相當于MOV A，30H。第四句，沒學過，就是把R0中的值加1，因此執行完后，R0中的值就是31H，第五句，學過，將R7中的值減1，看是否等于0，不等于0，則轉到標號LOOP處繼續執行，因此，執行完這句后，將轉去執行MOV A，@R0這句話，此時相當于執行了MOV A，31H（因為此時的R0中的值已是31H了），如此，直到R7中的值逐次相減等于0，也就是循環20次為止，就實現了我們的要求：從30H單元開始將20個數據送入A中。
這也是一種尋找數據的方法，由于數據是間接地被找到的，所以就稱之為間址尋址。注意，在間址尋址中，只能用R0或R1存放等尋找的數據。
二、指令
數據傳遞類指令
1） 以累加器為目的操作數的指令
MOV A，Rn
MOV A，direct
MOV A，@Ri
MOV A，#data
第一條指令中，Rn代表的是R0-R7。第二條指令中，direct就是指的直接地址，而第三條指令中，就是我們剛才講過的。第四條指令是將立即數data送到A中。
下面我們通過一些例子加以說明：
MOV A，R1 ；將工作寄存器R1中的值送入A，R1中的值保持不變。
MOV A,30H ；將內存30H單元中的值送入A，30H單元中的值保持不變。
MOV A,@R1 ；先看R1中是什么值，把這個值作為地址，并將這個地址單元中的值送入A中。如執行命令前R1中的值為20H，則是將20H單元中的值送入A中。
MOV A,#34H ；將立即數34H送入A中，執行完本條指令后，A中的值是34H。
2）以寄存器Rn為目的操作的指令
MOV Rn,A
MOV Rn,direct
MOV Rn,#data
這組指令功能是把源地址單元中的內容送入工作寄存器，源操作數不變。
標簽：
單片機
免費下載
基礎知識
上傳時間：
2013-10-13
上傳用戶：3294322651
-
This application note covers the design considerations of a system using the performance
features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The
design focuses on high system throughput through the AXI Interconnect core with F
MAX
and
area optimizations in certain portions of the design.
The design uses five AXI video direct memory access (VDMA) engines to simultaneously Move
10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p
format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video
test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary
video timing signals. Data read by each AXI VDMA is sent to a common on-screen display
(OSD) core capable of multiplexing or overlaying multiple video streams to a single output video
stream. The output of the OSD core drives the DVI video display interface on the board.
Performance monitor blocks are added to capture performance data. All 10 video streams
Moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are
controlled by a MicroBlaze™ processor.
The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the
Xilinx® ML605 Rev D evaluation board
標簽：
XAPP
740
AXI
互聯
上傳時間：
2013-11-14
上傳用戶：fdmpy
-
This application note covers the design considerations of a system using the performance
features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The
design focuses on high system throughput through the AXI Interconnect core with F
MAX
and
area optimizations in certain portions of the design.
The design uses five AXI video direct memory access (VDMA) engines to simultaneously Move
10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p
format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video
test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary
video timing signals. Data read by each AXI VDMA is sent to a common on-screen display
(OSD) core capable of multiplexing or overlaying multiple video streams to a single output video
stream. The output of the OSD core drives the DVI video display interface on the board.
Performance monitor blocks are added to capture performance data. All 10 video streams
Moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are
controlled by a MicroBlaze™ processor.
The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the
Xilinx® ML605 Rev D evaluation board
標簽：
XAPP
740
AXI
互聯
上傳時間：
2013-11-23
上傳用戶：shen_dafa
-
PCB設計問題集錦
問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當板子布得很密時，情況更加嚴重。當我用Verify Design進行檢查時，會產生錯誤，但這種錯誤可以忽略。往往這種錯誤很多，有幾百個，將其他更重要的錯誤淹沒了，如何使Verify Design會略掉這種錯誤，或者在眾多的錯誤中快速找到重要的錯誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數目。但一定要檢查是否真正屬于不需要的文字。
問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關制造方面的一個檢查，您沒有相關設定，所以可以不檢查。
問： 怎樣導出jop文件？答：應該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產品中Import保存的ASC文件，再保存為JOB文件。
問： 怎樣導入reu文件？答：在ECO與Design 工具盒中都可以進行，分別打開ECO與Design 工具盒，點擊右邊第2個圖標就可以。 問： 為什么我在pad stacks中再設一個via:1(如附件）和默認的standardvi(如附件）在布線時V選擇1，怎么布線時按add via不能添加進去這是怎么回事，因為有時要使用兩種不同的過孔。答：PowerPCB中有多個VIA時需要在Design Rule下根據信號分別設置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時就比較方便。詳細設置方法在PowerPCB軟件通中有介紹。
問：為什么我把On-line DRC設置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設置怎么不會呢?答：首先這不是錯誤,出現的原因是在數據中沒有BOARD OUTLINE.您可以設置一個,但是不使用它作為CAM輸出數據.
問：我用ctrl+c復制線時怎設置原點進行復制，ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答： 復制布線時與上面的Move MODE設置沒有任何關系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹.
問：用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了.
問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起，而你教程里都會好好的(圖8)答：這可能還是與您的GRID 設置有關,不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習。
問： 尊敬的老師:您好！這個圖已經畫好了，但我只對（如圖1）一種的完全間距進行檢查，怎么錯誤就那么多，不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進。謝！！！！！答：請注意您的DRC SETUP窗口下的設置是錯誤的,現在選中的SAME NET是對相同NET進行檢查,應該選擇NET TO ALL.而不是SAME NET有關各項參數的含義請仔細閱讀第5部教程.
問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動建元件參數中有幾個不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應U102和U103元件應寫什么數值，還有這兩個元件SILK怎么自動設置，以及SILK內有個圓圈怎么才能畫得與該元件參數一致。
答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據元件資料自己計算。
標簽：
PCB
設計問題
集錦
上傳時間：
2014-01-03
上傳用戶：Divine
