lcd OUTPUT test for Atmega128 toolkit.
標(biāo)簽： toolkit Atmega OUTPUT test
上傳時間： 2017-09-27
上傳用戶：leixinzhuo
Many wireless communications channels consist of multiple signal paths from the transmitter to receiver. This multiplicity of paths leads to a phenomenon known as multipath fading. The multiple paths are caused by the presence of objects in the physical environment that, through the mechanisms of propagation, alter the path of radiated energy. These objects are referred to as scatterers. In the past, researchers often looked at ways to mitigate multipath scattering, such as in diversity systems. Multiple-input, multiple-OUTPUT (MIMO) systems, on the other hand, use multipath diversity to their advantage; a MIMO system has the ability to translate increased spatial diversity into increased channel capacity.
標(biāo)簽： Multiple-OUTPUT Multiple-Input Channel Models
上傳時間： 2020-05-31
上傳用戶：shancjb
主要內(nèi)容包括了：1.Altium 產(chǎn)品的優(yōu)勢，2.Altium 產(chǎn)品之外的價值，3.競爭對手分析，4.Altium Designer 16的主要功能基于單點工具做電子產(chǎn)品設(shè)計的客戶，在輸出設(shè)計和加工文檔時會遇到很多的麻煩，他們會在這方面花費大量時間的。 主要的麻煩如下：設(shè)計輸出和加工文檔種類繁多，需要由不同的工具輸出。例如：原理圖打印、PCB打印、物料清單（BOM）、光繪文件（Gerber）、裝配文件、測試點報告等每次輸出這些文檔時需要重復(fù)設(shè)置輸出配置有些客戶需要按照公司標(biāo)準(zhǔn)模板輸出這些文件有些客戶需要經(jīng)過非常嚴(yán)格的審批程序才能發(fā)布這些文件，這個過程中需要反復(fù)輸出這些文件針對單獨設(shè)計文件進(jìn)行輸出時經(jīng)常會使用錯誤的設(shè)計文件版本OUTPUT Job是一個管理文件，所有輸出文檔 的輸出設(shè)置都保存在這個文件中。一旦設(shè)置 完成后，任何時候打開這個管理文檔就可以 正確地輸出各種輸出文檔。只需要設(shè)置一次文檔的輸出選項每個輸出文檔可以設(shè)置正確的模板始終與項目中設(shè)計文檔的最新版本保持同步OUTPUT Job也可以作為模板用于新的設(shè)計
標(biāo)簽： altium designer OUTPUT job
上傳時間： 2021-11-06
上傳用戶：zhaiyawei
近些年來，隨著電力電子技術(shù)的發(fā)展，電力電子系統(tǒng)集成受到越來越多的關(guān)注，其中標(biāo)準(zhǔn)化模塊的串并聯(lián)技術(shù)成為研究熱點之一。輸入并聯(lián)輸出串聯(lián)型(Input-Parallel and OUTPUT-Series，IPOS)組合變換器適用于大功率高輸出電壓的場合。 要保證IPOS組合變換器正常工作，必須保證其各模塊的輸出電壓均衡。本文首先揭示了IPOS組合變換器中每個模塊輸入電流均分和輸出電壓均分之間的關(guān)系，在此基礎(chǔ)上提出一種輸出均壓控制方案，該方案對系統(tǒng)輸出電壓調(diào)節(jié)沒有影響。選擇移相控制全橋(Full-Bridge，F(xiàn)B)變換器作為基本模塊，對n個全橋模塊組成的IPOS組合變換器建立小信號數(shù)學(xué)模型，推導(dǎo)出采用輸出均壓控制方案的IPOS-FB系統(tǒng)的數(shù)學(xué)模型，該模型證明各模塊輸出均壓閉環(huán)不影響系統(tǒng)輸出電壓閉環(huán)的調(diào)節(jié)，給出了模塊輸出均壓閉環(huán)和系統(tǒng)輸出電壓閉環(huán)的補償網(wǎng)絡(luò)參數(shù)設(shè)計。對于IPOS組合變換器，采用交錯控制，由于電流紋波抵消效應(yīng)，輸入濾波電容容量可大大減??；由于電壓紋波抵消作用，在相同的系統(tǒng)輸出電壓紋波下，各模塊的輸出濾波電容可大大減小，由此可以提高變換器的功率密度。 根據(jù)所提出的輸出均壓控制策略，在實驗室研制了一臺由兩個1kW全橋模塊組成的IPOS-FB原理樣機，每個模塊輸入電壓為270V，輸出電壓為180V。并進(jìn)行了仿真和實驗驗證，結(jié)果均表明本控制方案是正確有效的。
標(biāo)簽： 輸入 并聯(lián) 串聯(lián)
上傳時間： 2013-06-17
上傳用戶：cwyd0822
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔(dān)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中?，F(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領(lǐng)域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路?？傮w而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/OUTPUT Block)的設(shè)計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設(shè)計出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時針對以前設(shè)計的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進(jìn)和簡化系統(tǒng)級的設(shè)計，為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時間： 2013-05-15
上傳用戶：shawvi
General Description The LM621 is a bipolar IC designed for commutation of brushless DC motors. The part is compatible with both three- and four-phase motors. It can directly drive the power switching devices used to drive the motor. The LM621 provides an adjustable dead-time circuit to eliminate ``shootthrough'' current spiking in the power switching circuitry. Operation is from a 5V supply, but OUTPUT swings of up to 40V are accommodated. The part is packaged in an 18-pin, dual-in-line package.
上傳時間： 2013-07-24
上傳用戶：sdq_123
英文描述： 8-Bit Serial-Input/Parallel-OUTPUT Shift Register 中文描述： 8位Serial-Input/Parallel-OUTPUT移位寄存器
上傳時間： 2013-04-24
上傳用戶：epson850
英文描述： 8-Bit Parallel In/Serial OUTPUT Shift Registers 中文描述： 8位并行/串行輸出移位寄存器
上傳時間： 2013-06-03
上傳用戶：林魚2016
英文描述： OCTAL BUFFER/LINE DRIVERS WITH 3-STATE OUTPUT(NONINVERTED) 中文描述： 八路緩沖器/線路驅(qū)動器具有三態(tài)輸出（NONINVERTED）
上傳時間： 2013-04-24
上傳用戶：chengli008
英文描述： 8-BIT SHIFT REGISTERS WITH OUTPUT LATCHES 中文描述： 8位移位寄存器與輸出鎖存器
上傳時間： 2013-06-23
上傳用戶：327000306
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
