目錄 目錄 1 快捷鍵 2 常用元件及封裝 7 創(chuàng)建自己的集成庫(kù) 12 板層介紹 14 過孔 15 生成BOM清單 16 頂層原理圖: 16 生成PCB 17 包地 18 電路板設(shè)計(jì)規(guī)則 18 PCB設(shè)計(jì)注意事項(xiàng) 20 畫板心得 22 DRC 規(guī)則英文對(duì)照 22 一、Error Reporting 中英文對(duì)照 22 A ： Violations Associated with Buses 有關(guān)總線電氣錯(cuò)誤的各類型（共 12 項(xiàng)） 22 B ：Violations Associated Components 有關(guān)元件符號(hào)電氣錯(cuò)誤（共 20 項(xiàng)） 22 C ： violations associated with document 相關(guān)的文檔電氣錯(cuò)誤（共 10 項(xiàng)） 23 D ： violations associated with nets 有關(guān)網(wǎng)絡(luò)電氣錯(cuò)誤（共 19 項(xiàng)） 23 E ： Violations associated with others 有關(guān)原理圖的各種類型的錯(cuò)誤 (3 項(xiàng) ) 24 二、 Comparator 規(guī)則比較 24 A ： Differences associated with components 原理圖和 PCB 上有關(guān)的不同 ( 共 16 項(xiàng) ) 24 B ： Differences associated with nets 原理圖和 PCB 上有關(guān)網(wǎng)絡(luò)不同（共 6 項(xiàng)） 25 C ： Differences associated with parameters 原理圖和 PCB 上有關(guān)的參數(shù)不同（共 3 項(xiàng)） 25 Violations Associated withBuses欄 —總線電氣錯(cuò)誤類型 25 Violations Associated with Components欄 ——元件電氣錯(cuò)誤類型 26 Violations Associated with documents欄 —文檔電氣連接錯(cuò)誤類型 27 Violations Associated with Nets欄 ——網(wǎng)絡(luò)電氣連接錯(cuò)誤類型 27 Violations Associated with Parameters欄 ——參數(shù)錯(cuò)誤類型 28
上傳時(shí)間： 2014-03-26
上傳用戶：kytqcool
產(chǎn)品設(shè)計(jì)越來越趨向小型化，功能多樣化，并對(duì) SI，EMC 設(shè)計(jì)要求更為苛刻（如產(chǎn)品需認(rèn)證SISPR16 CALSS B），根據(jù)單板的電源、地的種類、信號(hào)密度、板級(jí)工作頻率、有特殊布線要求的信號(hào)數(shù)量，適當(dāng)增加地平面是PCB 的EMC 設(shè)計(jì)的殺手锏之一。單面板，雙面板已不能夠滿足復(fù)雜PCB 的設(shè)計(jì)要求，本文以四層板舉例，講述四層板的設(shè)置和相關(guān)的一些設(shè)計(jì)技巧，文中的有些觀點(diǎn)，建議因?yàn)樗接邢蓿e(cuò)誤之處在所難免，還望大家不斷批評(píng)、指正。
上傳時(shí)間： 2013-10-17
上傳用戶：龍飛艇
In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All theseproblems are accompanied by an example to have a better idea, and these can be taken care off if thesecoding guidelines are followed. Discussion of all the techniques is beyond the scope of this paper, however,here we try to cover a few of them.
標(biāo)簽： Efficient Verilog Digital Coding
上傳時(shí)間： 2013-11-22
上傳用戶：han_zh
Trademarks: Trademarks and service marks of Cadence Design Systems, Inc. (Cadence) contained in
標(biāo)簽： Allegro-Design-Editor-Tutorial_ad e_tut
上傳時(shí)間： 2014-08-09
上傳用戶：龍飛艇
Introduce High-Speed Digital System Design.
標(biāo)簽： High-Speed Digital Design System
上傳時(shí)間： 2013-10-20
上傳用戶：gps6888
1) 全數(shù)字化設(shè)計(jì)，交流采樣，人機(jī)界面采用大屏幕點(diǎn)陣圖形128X64 LCD中文液晶顯示器。 2) 可實(shí)時(shí)顯示A、B、C各相功率因數(shù)、電壓、電流、有功功率、無功功率、電壓總諧波畸變率、電流總諧波畸變率、電壓3、5、7、9、11、13次諧波畸變率、電流3、5、7、9、 11、13次諧波畸變率頻率、頻率、電容輸出顯示及投切狀態(tài)、報(bào)警等信息。 3) 設(shè)置參數(shù)中文提示，數(shù)字輸入。 4) 電容器控制方案支持三相補(bǔ)償、分相補(bǔ)償、混合補(bǔ)償方案，可通過菜單操作進(jìn)行設(shè)置。 5) 電容器投切控制程序支持等容/編碼（1：2、 1：2：3、 1：2：4：8…）等投切方式。 6) 具有手動(dòng)補(bǔ)償/自動(dòng)補(bǔ)償兩種工作方式。 7) 提供電平控制輸出接口（+12V），動(dòng)態(tài)響應(yīng)優(yōu)于20MS。 8) 取樣物理量為無功功率，具有諧波測(cè)量及保護(hù)功能。 9) 控制器具有RS-485通訊接口，MODBUS標(biāo)準(zhǔn)現(xiàn)場(chǎng)總線協(xié)議，方便接入低壓配電系統(tǒng)。
標(biāo)簽： 無功功率 控制器 自動(dòng)補(bǔ)償
上傳時(shí)間： 2013-11-09
上傳用戶：dancnc
電路連接 由于數(shù)碼管品種多樣，還有共陰共陽(yáng)的，下面我們使用一個(gè)數(shù)碼管段碼生成器（在文章結(jié)尾） 去解決不同數(shù)碼管的問題： 本例作者利用手頭現(xiàn)有的一位不知品牌的共陽(yáng)數(shù)碼管：型號(hào)D5611 A/B，在Eagle 找了一個(gè) 類似的型號(hào)SA56-11，引腳功能一樣可以直接代換。所以下面電路圖使用SA56-11 做引腳說明。 注意： 1. 將數(shù)碼管的a~g 段，分別接到Arduino 的D0~D6 上面。如果你手上的數(shù)碼管未知的話，可以通過通電測(cè)量它哪個(gè)引腳對(duì)應(yīng)哪個(gè)字段，然后找出a~g 即可。 2. 分清共陰還是共陽(yáng)。共陰的話，接220Ω電阻到電源負(fù)極；共陽(yáng)的話，接220Ω電阻到電源+5v。 3. 220Ω電阻視數(shù)碼管實(shí)際工作亮度與手頭現(xiàn)有原件而定，不一定需要準(zhǔn)確。 4. 按下按鈕即停。 源代碼 由于我是按照段碼生成器默認(rèn)接法接的，所以不用修改段碼生成器了，直接在段碼生成器選擇共陽(yáng)極，再按“自動(dòng)”生成數(shù)組就搞定。 下面是源代碼，由于偷懶不用寫循環(huán)，使用了部分AVR 語句。 PORTD 這個(gè)是AVR 的端口輸出控制語句，8 位對(duì)應(yīng)D7~D0，PORTD=00001001 就是D3 和D0 是高電平。 PORTD = a;就是找出相應(yīng)的段碼輸出到D7~D0。 DDRD 這個(gè)是AVR 語句中控制引腳作為輸出/輸入的語句。DDRD = 0xFF;就是D0~D7 全部 作為輸出腳了。 ARDUINO CODECOPY /* Arduino 單數(shù)碼管骰子 Ansifa 2011-12-28 */ //定義段碼表，表中十個(gè)元素由LED 段碼生成器生成，選擇了共陽(yáng)極。 inta[10] = {0xC0, 0xF9, 0xA4, 0xB0, 0x99, 0x92, 0x82, 0xF8, 0x80, 0x90}; voidsetup() { DDRD = 0xFF; //AVR 定義PortD 的低七位全部用作輸出使用。即0xFF=B11111111對(duì) 應(yīng)D7~D0 pinMode(12, INPUT); //D12用來做骰子暫停的開關(guān) } voidloop() { for(int i = 0; i < 10; i++) { //將段碼輸出PortD 的低7位，即Arduino 的引腳D0~D6，這樣需要取出PORTD 最高位，即 D7的狀態(tài)，與段碼相加，之后再輸出。 PORTD = a[i]; delay(50); //延時(shí)50ms while(digitalRead(12)) {} //如果D12引腳高電平，則在此死循環(huán),暫停LED 跑 動(dòng) } }
標(biāo)簽： Arduino 10 數(shù)碼管 實(shí)驗(yàn)
上傳時(shí)間： 2013-10-15
上傳用戶：baitouyu
? 計(jì)算方法： 1) A值（相位）的計(jì)算：根據(jù)設(shè)置的相位值D（單位為度，0度-360度可設(shè)置），由公式A=D/360，得出A值，按四舍五入的方法得出相位A的最終值； 2) B偏移量值的計(jì)算：按B=512*(1/2VPP-VDC+20)/5； 3) C峰峰值的計(jì)算：按C=VPP/20V*4095；
標(biāo)簽： 模擬信號(hào) 發(fā)生 頻率計(jì)
上傳時(shí)間： 2013-11-18
上傳用戶：xdqm
目前，被廣泛使用的經(jīng)典邊緣檢測(cè)算子有Sobel算子，Prewitt算子，Roberts算子，Log算子，Canny算子等等。這些算子的核心思想是圖像的邊緣點(diǎn)是相對(duì)應(yīng)于圖像灰度值梯度的局部極大值點(diǎn)。然而，當(dāng)圖像中含有噪聲時(shí)這些算子對(duì)噪聲都比較敏感，使得將噪聲作為邊緣點(diǎn)。由于噪聲的干擾，不能檢測(cè)出真正的邊緣。一個(gè)擁有良好屬性的的邊緣檢測(cè)算法是每個(gè)研究者的追求。利用小波交換的特點(diǎn)，設(shè)計(jì)了三次B樣條平滑濾波算子。通過利用這個(gè)算子，對(duì)利用小波變換來檢測(cè)圖像的邊緣進(jìn)行了一定的研究和理解。
標(biāo)簽： 小波變換 圖像邊緣檢測(cè) 中的應(yīng)用
上傳時(shí)間： 2013-10-13
上傳用戶：kqc13037348641
為了克服傳統(tǒng)功率MOS 導(dǎo)通電阻與擊穿電壓之間的矛盾,提出了一種新的理想器件結(jié)構(gòu),稱為超級(jí)結(jié)器件或Cool2MOS ,CoolMOS 由一系列的P 型和N 型半導(dǎo)體薄層交替排列組成。在截止態(tài)時(shí),由于p 型和n 型層中的耗盡區(qū)電場(chǎng)產(chǎn)生相互補(bǔ)償效應(yīng),使p 型和n 型層的摻雜濃度可以做的很高而不會(huì)引起器件擊穿電壓的下降。導(dǎo)通時(shí),這種高濃度的摻雜使器件的導(dǎo)通電阻明顯降低。由于CoolMOS 的這種獨(dú)特器件結(jié)構(gòu),使它的電性能優(yōu)于傳統(tǒng)功率MOS。本文對(duì)CoolMOS 導(dǎo)通電阻與擊穿電壓關(guān)系的理論計(jì)算表明,對(duì)CoolMOS 橫向器件: Ron ·A = C ·V 2B ,對(duì)縱向器件: Ron ·A = C ·V B ,與縱向DMOS 導(dǎo)通電阻與擊穿電壓之間Ron ·A = C ·V 2. 5B 的關(guān)系相比,CoolMOS 的導(dǎo)通電阻降低了約兩個(gè)數(shù)量級(jí)。
標(biāo)簽： CoolMOS VDMOS 導(dǎo)通電阻 分
上傳時(shí)間： 2013-10-21
上傳用戶：1427796291
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
