protel 99se 使用技巧以及常見(jiàn)問(wèn)題解決方法：里面有一些protel 99se 特別技巧，還有我們經(jīng)常遇到的一些問(wèn)題！如何使一條走線至兩個(gè)不同位置零件的距離相同? 您可先在Design/Rule/High Speed/Matched Net Lengths的規(guī)則中來(lái)新增規(guī)則設(shè)定,最后再用Tools/EqualizeNet Lengths 來(lái)等長(zhǎng)化即可。 Q02、在SCHLIB中造一零件其PIN的屬性，如何決定是Passive, Input, I/O, Hi- Z,Power,…..？在HELP中能找到說(shuō)明嗎？市面有關(guān) SIM？PLD？的書(shū)嗎？或貴公司有講義？ 你可在零件庫(kù)自制零件時(shí)點(diǎn)選零件PIN腳,并在Electrical Type里,可以自行設(shè)定PIN的 屬性,您可參考臺(tái)科大的Protel sch 99se 里面有介紹關(guān)于SIM的內(nèi)容。 Q03、請(qǐng)問(wèn)各位業(yè)界前輩,如何能順利讀取pcad8.6版的線路圖,煩請(qǐng)告知 Protel 99SE只能讀取P-CAD 2000的ASCII檔案格式,所以你必須先將P-CAD8.6版的格式轉(zhuǎn)為P-CAD 2000的檔案格式,才能讓Protel讀取。 Q04、請(qǐng)問(wèn)我該如何標(biāo)示線徑大小的那個(gè)平方呢 你可以將格點(diǎn)大小設(shè)小,還有將字形大小縮小,再放置數(shù)字的平方位置即可。 Q05、請(qǐng)問(wèn)我一次如何更改所有組件的字型 您可以點(diǎn)選其中一個(gè)組件字型,再用Global的方法就可以達(dá)成你的要求。
上傳時(shí)間： 2015-01-01
上傳用戶：yxgi5
Introduction to Xilinx Packaging Electronic packages are interconnectable housings for semiconductor devices. The major functions of the electronic packages are to provide electrical interconnections between the IC and the board and to efficiently remove heat generated by the device. Feature sizes are constantly shrinking, resulting in increased number of transistors being packed into the device. Today's submicron technology is also enabling large-scale functional integration and system-on-a-chip solutions. In order to keep pace with these new advancements in silicon technologies, semiconductor packages have also evolved to provide improved device functionality and performance. Feature size at the device level is driving package feature sizes down to the design rules of the early transistors. To meet these demands, electronic packages must be flexible to address high PIN counts, reduced pitch and form factor requirements. At the same time,packages must be reliable and cost effective.
上傳時(shí)間： 2013-11-21
上傳用戶：不懂夜的黑
Applying power to a standard logic chip, SRAM, or EPROM, usually results in output PINstracking the applied voltage as it rises. Programmable logic attempts to emulate that behavior,but physics forbids perfect emulation, due to the device programmability. It requires care tospecify the PIN behavior, because programmable parts encounter unknown variables – yourdesign and your power environment.
標(biāo)簽： Xilinx XAPP CPLD 440
上傳時(shí)間： 2013-11-24
上傳用戶：253189838
Cadence 應(yīng)用注意事項(xiàng) 1、 PCB 工藝規(guī)則 以下規(guī)則可能隨中國(guó)國(guó)內(nèi)加工工藝提高而變化 1.1. 不同元件間的焊盤(pán)間隙：大于等于 40mil(1mm)，以保證各種批量在線焊板的需要。 1.2. 焊盤(pán)尺寸：粘錫部分的寬度保證大于等于 10mil(0.254mm)，如果焊腳(PIN)較高，應(yīng) 修剪；如果不能修剪的，相應(yīng)焊盤(pán)應(yīng)增大….. 1.3. 機(jī)械過(guò)孔最小孔徑：大于等于 6mil(0.15mm)。小于此尺寸將使用激光打孔，為國(guó)內(nèi) **************************************************************************************** 各種化工 石油 電子 制造 機(jī)械 編程 紡織等等各類電腦軟件, 歡迎咨詢 ------------------------------------------------------------------------------------ 聯(lián)系QQ：1270846518 Email: gjtsoft@qq.com 即時(shí)咨詢或留言：http://gjtsoft.53kf.com 電話: 18605590805 短信發(fā)送軟件名稱, 我們會(huì)第一時(shí)間為您回復(fù) **************************************************************************************** 大多數(shù) PCB廠家所不能接受。
標(biāo)簽： Cadence 注意事項(xiàng)
上傳時(shí)間： 2013-12-13
上傳用戶：sjy1991
我采用XC4VSX35或XC4VLX25 FPGA來(lái)連接DDR2 SODIMM和元件。SODIMM內(nèi)存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設(shè)計(jì)目標(biāo)：當(dāng)客戶使用內(nèi)存條時(shí)，8片分立器件不焊接；當(dāng)使用直接貼片分立內(nèi)存顆粒時(shí)，SODIMM內(nèi)存條不安裝。請(qǐng)問(wèn)專家：1、在設(shè)計(jì)中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調(diào)換？ 2、對(duì)DDR2數(shù)據(jù)、地址和控制線路的匹配要注意些什么？通過(guò)兩只100歐的電阻分別連接到1.8V和GND進(jìn)行匹配 和 通過(guò)一只49.9歐的電阻連接到0.9V進(jìn)行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時(shí)，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時(shí)，那些參數(shù)必須要達(dá)到那些指標(biāo)DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內(nèi)存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內(nèi)存顆粒，則物理上兩部分是連在一起的，若實(shí)際使用時(shí)，只安裝內(nèi)存條或只安裝8片內(nèi)存顆粒，是否會(huì)造成信號(hào)完成性的影響？若有影響，如何控制？ 6、SODIMM內(nèi)存條(max:4GB)能否和8片分立器件(max:4GB)組合同時(shí)使用，構(gòu)成一個(gè)(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應(yīng)該怎樣？ 7、DDR2和FPGA（VREF PIN）的參考電壓0.9V的實(shí)際工作電流有多大？工作時(shí)候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問(wèn)題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時(shí)，也可能造成阻抗的不同。請(qǐng)教DDR2-667的SODIMM在8層板上的推進(jìn)疊層？
標(biāo)簽： FPGA DDR2 連接 問(wèn)題討論
上傳時(shí)間： 2013-10-21
上傳用戶：jjq719719
今天，電視機(jī)與視訊轉(zhuǎn)換盒應(yīng)用中的大多數(shù)調(diào)諧器采用的都是傳統(tǒng)單變換MOPLL概念。這種調(diào)諧器既能處理模擬電視訊號(hào)也能處理數(shù)字電視訊號(hào)，或是同時(shí)處理這兩種電視訊號(hào)(即所謂的混合調(diào)諧器)。在設(shè)計(jì)這種調(diào)諧器時(shí)需考慮的關(guān)鍵因素包括低成本、低功耗、小尺寸以及對(duì)外部組件的選擇。本文將介紹如何用英飛凌的MOPLL調(diào)諧芯片TUA6039-2或其影像版TUA6037實(shí)現(xiàn)超低成本調(diào)諧器參考設(shè)計(jì)。這種單芯片ULC調(diào)諧器整合了射頻和中頻電路，可工作在5V或3.3V，功耗可降低34%。設(shè)計(jì)采用一塊單層PCB，進(jìn)一步降低了系統(tǒng)成本，同時(shí)能處理DVB-T/PAL/SECAM、ISDB-T/NTSC和ATSC/NTSC等混合訊號(hào)，可支持幾乎全球所有地區(qū)標(biāo)準(zhǔn)。圖1為采用TUA6039-2/TUA6037設(shè)計(jì)單變換調(diào)諧器架構(gòu)圖。該調(diào)諧器實(shí)際上不僅是一個(gè)射頻調(diào)諧器，也是一個(gè)half NIM，因?yàn)樗酥蓄l模塊。射頻輸入訊號(hào)透過(guò)一個(gè)簡(jiǎn)單的高通濾波器加上中頻與民間頻段(CB)陷波器的組合電路進(jìn)行分離。該設(shè)計(jì)沒(méi)有采用PIN二極管進(jìn)行頻段切換，而是采用一個(gè)非常簡(jiǎn)單的三工電路進(jìn)行頻段切換。天線阻抗透過(guò)高感抗耦合電路變換至已調(diào)諧的輸入電路。然后透過(guò)英飛凌的高增益半偏置MOSFET BF5030W對(duì)預(yù)選訊號(hào)進(jìn)行放大。BG5120K雙MOSFET可以用于兩個(gè)VHF頻段。在接下來(lái)的調(diào)諧后帶通濾波器電路中，則進(jìn)行信道選擇和鄰道與影像頻率等多余訊號(hào)的抑制。前級(jí)追蹤陷波器和帶通濾波器的容性影像頻率補(bǔ)償電路就是專門(mén)用來(lái)抑制影像頻率。
上傳時(shí)間： 2013-11-21
上傳用戶：時(shí)代將軍
PCB設(shè)計(jì)問(wèn)題集錦 問(wèn)：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當(dāng)板子布得很密時(shí)，情況更加嚴(yán)重。當(dāng)我用Verify Design進(jìn)行檢查時(shí)，會(huì)產(chǎn)生錯(cuò)誤，但這種錯(cuò)誤可以忽略。往往這種錯(cuò)誤很多，有幾百個(gè)，將其他更重要的錯(cuò)誤淹沒(méi)了，如何使Verify Design會(huì)略掉這種錯(cuò)誤，或者在眾多的錯(cuò)誤中快速找到重要的錯(cuò)誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯(cuò)誤數(shù)目。但一定要檢查是否真正屬于不需要的文字。 問(wèn)： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關(guān)制造方面的一個(gè)檢查，您沒(méi)有相關(guān)設(shè)定，所以可以不檢查。 問(wèn)： 怎樣導(dǎo)出jop文件？答：應(yīng)該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現(xiàn)在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個(gè)asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點(diǎn)擊OK/完成然后在低版本的powerPCB與PADS產(chǎn)品中Import保存的ASC文件，再保存為JOB文件。 問(wèn)： 怎樣導(dǎo)入reu文件？答：在ECO與Design 工具盒中都可以進(jìn)行，分別打開(kāi)ECO與Design 工具盒，點(diǎn)擊右邊第2個(gè)圖標(biāo)就可以。 問(wèn)： 為什么我在pad stacks中再設(shè)一個(gè)via:1(如附件）和默認(rèn)的standardvi(如附件）在布線時(shí)V選擇1，怎么布線時(shí)按add via不能添加進(jìn)去這是怎么回事，因?yàn)橛袝r(shí)要使用兩種不同的過(guò)孔。答：PowerPCB中有多個(gè)VIA時(shí)需要在Design Rule下根據(jù)信號(hào)分別設(shè)置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時(shí)就比較方便。詳細(xì)設(shè)置方法在PowerPCB軟件通中有介紹。 問(wèn)：為什么我把On-line DRC設(shè)置為prevent..移動(dòng)元時(shí)就會(huì)彈出(圖2),而你們教程中也是這樣設(shè)置怎么不會(huì)呢?答：首先這不是錯(cuò)誤,出現(xiàn)的原因是在數(shù)據(jù)中沒(méi)有BOARD OUTLINE.您可以設(shè)置一個(gè),但是不使用它作為CAM輸出數(shù)據(jù). 問(wèn)：我用ctrl+c復(fù)制線時(shí)怎設(shè)置原點(diǎn)進(jìn)行復(fù)制，ctrl+v粘帖時(shí)總是以最下面一點(diǎn)和最左邊那一點(diǎn)為原點(diǎn) 答： 復(fù)制布線時(shí)與上面的MOVE MODE設(shè)置沒(méi)有任何關(guān)系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門(mén)介紹. 問(wèn)：用(圖4)進(jìn)行修改線時(shí)拉起時(shí)怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請(qǐng)檢查一下您的DESIGN GRID,是否太大了. 問(wèn)： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會(huì)有一條不能和在一起，而你教程里都會(huì)好好的(圖8)答：這可能還是與您的GRID 設(shè)置有關(guān),不過(guò)沒(méi)有問(wèn)題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺(jué),每個(gè)軟件都不相同,所以需要多練習(xí)。 問(wèn)： 尊敬的老師:您好！這個(gè)圖已經(jīng)畫(huà)好了，但我只對(duì)（如圖1）一種的完全間距進(jìn)行檢查，怎么錯(cuò)誤就那么多，不知怎么改進(jìn)。請(qǐng)老師指點(diǎn)。這個(gè)圖在附件中請(qǐng)老師幫看一下，如果還有什么問(wèn)題請(qǐng)指出來(lái)，本人在改進(jìn)。謝！！！！！答：請(qǐng)注意您的DRC SETUP窗口下的設(shè)置是錯(cuò)誤的,現(xiàn)在選中的SAME NET是對(duì)相同NET進(jìn)行檢查,應(yīng)該選擇NET TO ALL.而不是SAME NET有關(guān)各項(xiàng)參數(shù)的含義請(qǐng)仔細(xì)閱讀第5部教程. 問(wèn)： U101元件已建好，但元件框的拐角處不知是否正確，請(qǐng)幫忙CHECK 答：元件框等可以通過(guò)修改編輯來(lái)完成。問(wèn)： U102和U103元件沒(méi)建完全，在自動(dòng)建元件參數(shù)中有幾個(gè)不明白：如：SOIC--》silk screen欄下spacing from PIN與outdent from first PIN對(duì)應(yīng)U102和U103元件應(yīng)寫(xiě)什么數(shù)值，還有這兩個(gè)元件SILK怎么自動(dòng)設(shè)置，以及SILK內(nèi)有個(gè)圓圈怎么才能畫(huà)得與該元件參數(shù)一致。 答：Spacing from PIN指從PIN到SILK的Y方向的距離,outdent from first PIN是第一PIN與SILK端點(diǎn)間的距離.請(qǐng)根據(jù)元件資料自己計(jì)算。
標(biāo)簽： PCB 設(shè)計(jì)問(wèn)題 集錦
上傳時(shí)間： 2014-01-03
上傳用戶：Divine
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見(jiàn)的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來(lái)劃分類別，圖一中不同類別的英文縮寫(xiě)名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：PIN Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過(guò)伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過(guò)電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見(jiàn)的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來(lái)做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過(guò)正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
Q01、如何使一條走線至兩個(gè)不同位置零件的距離相同? 您可先在Design/Rule/High Speed/Matched Net Lengths的規(guī)則中來(lái)新增規(guī)則設(shè)定,最 后再用Tools/EqualizeNet Lengths 來(lái)等長(zhǎng)化即可。 Q02、在SCHLIB中造一零件其PIN的屬性，如何決定是Passive, Input, I/O, Hi- Z,Power,…..？在HELP中能找到說(shuō)明嗎？市面有關(guān) SIM？PLD？的書(shū)嗎？或貴公司有講義？ 你可在零件庫(kù)自制零件時(shí)點(diǎn)選零件PIN腳,并在Electrical Type里,可以自行設(shè)定PIN的 屬性,您可參考臺(tái)科大的Protel sch 99se 里 面有介紹關(guān)于SIM的內(nèi)容。 Q03、請(qǐng)問(wèn)各位業(yè)界前輩,如何能順利讀取pcad8.6版的線路圖,煩請(qǐng)告知 Protel 99SE只能讀取P-CAD 2000的ASCII檔案格式,所以你必須先將P-CAD8.6版的格式 轉(zhuǎn)為P-CAD 2000的檔案格式,才能讓Protel讀取。
標(biāo)簽： Protel
上傳時(shí)間： 2013-11-07
上傳用戶：tangsiyun
PCB LAYOUT技術(shù)大全---初學(xué)者必看！ PROTEL相關(guān)疑問(wèn) 1.原理圖常見(jiàn)錯(cuò)誤： （1）ERC報(bào)告管腳沒(méi)有接入信號(hào)： a. 創(chuàng)建封裝時(shí)給管腳定義了I/O屬性; b.創(chuàng)建元件或放置元件時(shí)修改了不一致的grid屬性,管腳與線沒(méi)有連上; c. 創(chuàng)建元件時(shí)PIN方向反向,必須非PIN name端連線。 （2）元件跑到圖紙界外：沒(méi)有在元件庫(kù)圖表紙中心創(chuàng)建元件。 （3）創(chuàng)建的工程文件網(wǎng)絡(luò)表只能部分調(diào)入pcb：生成netlist時(shí)沒(méi)有選擇為global。 （4）當(dāng)使用自己創(chuàng)建的多部分組成的元件時(shí),千萬(wàn)不要使用annotate. 2.PCB中常見(jiàn)錯(cuò)誤： （1）網(wǎng)絡(luò)載入時(shí)報(bào)告NODE沒(méi)有找到： a. 原理圖中的元件使用了pcb庫(kù)中沒(méi)有的封裝; b. 原理圖中的元件使用了pcb庫(kù)中名稱不一致的封裝; c. 原理圖中的元件使用了pcb庫(kù)中PIN number不一致的封裝。如三極管：sch中PIN number 為e,b,c, 而pcb中為1,2,3。
上傳時(shí)間： 2013-10-20
上傳用戶：kbnswdifs
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
