午夜天堂精品久久久久,精品亚洲精品,久久久精品影院

Pll

鎖相環(huán)(Pll: Phase-locked loops)是一種利用反饋控制原理實(shí)現(xiàn)的頻率及相位的同步技術(shù)，其作用是將電路輸出的時(shí)鐘與其外部的參考時(shí)鐘保持同步。當(dāng)參考時(shí)鐘的頻率或相位發(fā)生改變時(shí)，鎖相環(huán)會(huì)檢測(cè)到這種變化，并且通過(guò)其內(nèi)部的反饋系統(tǒng)來(lái)調(diào)節(jié)輸出頻率，直到兩者重新同步，這種同步又稱為“鎖相”

charge pump for Pll at analog IC design

charge pump for Pll at analog IC design

標(biāo)簽： charge analog design pump

上傳時(shí)間： 2013-12-10

上傳用戶：xuanchangri
ADUC842 C程序集,包括ADC,DAC,Pll,PWM,WDT等程序．

ADUC842 C程序集,包括ADC,DAC,Pll,PWM,WDT等程序．

標(biāo)簽： ADUC 842 ADC DAC

上傳時(shí)間： 2016-02-29

上傳用戶：sxdtlqqjl
fpga中Pll時(shí)鐘實(shí)現(xiàn)的源代碼

fpga中Pll時(shí)鐘實(shí)現(xiàn)的源代碼，可實(shí)現(xiàn)倍頻或分頻

標(biāo)簽： fpga Pll 時(shí)鐘源代碼

上傳時(shí)間： 2016-03-08

上傳用戶：hongmo
對(duì)一般的Pll及APll,定點(diǎn)Pll進(jìn)行了MATLAB SIMULINK仿真

對(duì)一般的Pll及APll,定點(diǎn)Pll進(jìn)行了MATLAB SIMULINK仿真，可以由程序直接生成Pll的VHDL和C源代碼

標(biāo)簽： Pll SIMULINK MATLAB APll

上傳時(shí)間： 2016-03-25

上傳用戶：caixiaoxu26
Excel spreadsheet allowing calculation of the best R-C-C component values on the Pll Loop Back Filte

Excel spreadsheet allowing calculation of the best R-C-C component values on the Pll Loop Back Filter

標(biāo)簽： spreadsheet calculation component the

上傳時(shí)間： 2014-10-14

上傳用戶：saharawalker
LC72131 Pll AM/FM收音控制器處理器類型：C51

LC72131 Pll AM/FM收音控制器處理器類型：C51

標(biāo)簽： 72131 C51 Pll LC

上傳時(shí)間： 2013-12-18

上傳用戶：sevenbestfei
A new Pll topology and a new simplified linear model are presented. The new fractional-N synthesizer

A new Pll topology and a new simplified linear model are presented. The new fractional-N synthesizer presents no reference spurs and lowers the overall phase noise, thanks to the presence of a SampleJHold block. With a new simulation methodology it is possible to perform very accurate simulations, whose results match closely those obtained with the linear Pll model developed.

標(biāo)簽： new fractional-N synthesizer simplified

上傳時(shí)間： 2016-04-14

上傳用戶：hjshhyy
Pll 的一段嗎狄梵思黛發(fā)的發(fā)射點(diǎn)法的發(fā)射點(diǎn)法

Pll 的一段嗎狄梵思黛發(fā)的發(fā)射點(diǎn)法的發(fā)射點(diǎn)法

標(biāo)簽： Pll 發(fā)射

上傳時(shí)間： 2016-04-22

上傳用戶：han_zh
roland.best寫的Pll的設(shè)計(jì)

roland.best寫的Pll的設(shè)計(jì)，仿真及應(yīng)用，第五版

標(biāo)簽： roland best Pll

上傳時(shí)間： 2014-01-20

上傳用戶：三人用菜
關(guān)于在FPGA或CPLD鎖相環(huán)Pll原理與應(yīng)用,介紹用FPGA的分頻技術(shù).

關(guān)于在FPGA或CPLD鎖相環(huán)Pll原理與應(yīng)用,介紹用FPGA的分頻技術(shù).

標(biāo)簽： FPGA CPLD Pll 鎖相環(huán)

上傳時(shí)間： 2016-05-12

上傳用戶：edisonfather

主站蜘蛛池模板：文成县| 海南省| 太康县| 辽阳市| 玉溪市| 厦门市| SHOW| 瑞金市| 太保市| 墨江| 和平区| 兴城市| 博野县| 崇礼县| 德格县| 安岳县| 闽侯县| 大港区| 额尔古纳市| 宾阳县| 无极县| 云安县| 新和县| 额尔古纳市| 广饶县| 长武县| 阳原县| 盖州市| 阿拉善盟| 德清县| 宜昌市| 柳州市| 东平县| 上虞市| 邯郸市| 广南县| 鄂尔多斯市| 深水埗区| 镇远县| 鸡东县| 长葛市|

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

Pll

charge pump for Pll at analog IC design

ADUC842 C程序集,包括ADC,DAC,Pll,PWM,WDT等程序．

fpga中Pll時(shí)鐘實(shí)現(xiàn)的源代碼

對(duì)一般的Pll及APll,定點(diǎn)Pll進(jìn)行了MATLAB SIMULINK仿真

Excel spreadsheet allowing calculation of the best R-C-C component values on the Pll Loop Back Filte

LC72131 Pll AM/FM收音控制器處理器類型：C51

A new Pll topology and a new simplified linear model are presented. The new fractional-N synthesizer

Pll 的一段嗎狄梵思黛發(fā)的發(fā)射點(diǎn)法的發(fā)射點(diǎn)法

roland.best寫的Pll的設(shè)計(jì)

關(guān)于在FPGA或CPLD鎖相環(huán)Pll原理與應(yīng)用,介紹用FPGA的分頻技術(shù).