CMD 它是用來分配rom和RAM空間用的,告訴鏈接程序怎樣計算地址和分配空間。不同的芯片就有不同大小的rom和RAM.放用戶程序的地方也不盡相同。所以要根據(jù)芯片進行修改.分兩部分.MEMORY和SECTIONS。MEMORY{ PAGE 0 .......... PAGE 1.........} SECTIONS{SECTIONS{.vectors ..................reset ................................. }
上傳時間： 2013-10-19
上傳用戶：thuyenvinh
本教程內(nèi)容力求以詳細的步驟和講解讓讀者以最快的方式學(xué)會 MC8051 IP core 的應(yīng)用以及相關(guān)設(shè)計軟件的使用，并激起讀者對 SOPC 技術(shù)的興趣。本實驗重點講 8051Core 的應(yīng)用，并通過一個簡單 C51 程序?qū)?1Core 進行硬件測試。 本實驗教程的內(nèi)容編排如下： 第 1 章簡單的描述了 MC8051 IP core的基本結(jié)構(gòu)及一些應(yīng)用說明。 第 2 章詳細的介紹 8051Core 綜合、編譯應(yīng)用。包括 Quartus II、Synplify Pro 軟件的基本應(yīng)用，ROM、RAM 模塊的生成，8051Core 的封裝及應(yīng)用測試。 附錄 A為 MC8051 IP Core 的指令集。 在閱讀本教程的過程中，請讀者注意以下幾點： 本教程在寫作過程中遵循“寧可啰唆一點，也不放過細節(jié)”的方針。在教程中的某些地方，有些讀者可能覺得很“簡單” ，甚至顯得有些啰唆，但對大多數(shù)初學(xué)者可能并非如此。因為作者認(rèn)為，足夠簡單甚至可以跳過的內(nèi)容，對某些讀者來說，未必能一下子就弄清楚，所以，本教程很 多地方將盡量闡述清楚，以節(jié)省讀者理解的時間。但在后面的章節(jié)中，如果涉及的細節(jié)在前面章節(jié)中已經(jīng)提及，這些內(nèi)容就會省略。 最 后作者要強調(diào)的是，本教程旨在引路，不會帶領(lǐng)讀者掌握更深層次的開發(fā)，更高級的應(yīng)用希望讀者自己去挖掘。
上傳時間： 2013-10-16
上傳用戶：huyiming139
The PLB BRAM Interface Controller is a module thatattaches to the PLB (Processor Local Bus).
上傳時間： 2013-10-27
上傳用戶：zoudejile
Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具備在系統(tǒng)可編程性、可靠的引腳鎖定以及JTAG 邊界掃描測試功能。此強大的功能組合允許設(shè)計人員在進行重大更改時，仍能保留原始的器件引腳，從而避免重組 PC 板。通過利用嵌入式控制器從板載 RAM 或 EPROM 對這些CPLD 和 FPGA 編程，設(shè)計人員可輕松升級、修改和測試設(shè)計，即使在現(xiàn)場也是如此。
上傳時間： 2014-08-10
上傳用戶：sc965382896
隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實現(xiàn)上極大地提高了工作效率任何事務(wù)都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越多的工程師不關(guān)心自己的電路實現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導(dǎo)致物料成本上升更為要命的是由于不了解器件結(jié)構(gòu)更不了解與器件結(jié)構(gòu)緊密相關(guān)的設(shè)計技巧過分依賴綜合等工具工具不行自己也就束手無策導(dǎo)致問題遲遲不能解決從而嚴(yán)重影響開發(fā)周期導(dǎo)致開發(fā)成本急劇上升 目前我們的設(shè)計規(guī)模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經(jīng)步入深亞微米時代而在對待深亞微米的器件上我們的設(shè)計方法將不可避免地發(fā)生變化要更多地關(guān)注以前很少關(guān)注的線延時我相信ASIC設(shè)計以后也會如此此時如果我們不在設(shè)計方法設(shè)計技巧上有所提高是無法面對這些龐大的基于深亞微米技術(shù)的電路設(shè)計而且現(xiàn)在的競爭越來越激勵從節(jié)約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯誤認(rèn)識開始從FPGA器件結(jié)構(gòu)出發(fā)以速度路徑延時大小和面積資源占用率為主題描述在FPGA設(shè)計過程中應(yīng)當(dāng)注意的問題和可以采用的設(shè)計技巧本文對讀者的技能基本要求是熟悉數(shù)字電路基本知識如加法器計數(shù)器RAM等熟悉基本的同步電路設(shè)計方法熟悉HDL語言對FPGA的結(jié)構(gòu)有所了解對FPGA設(shè)計流程比較了解
上傳時間： 2013-11-06
上傳用戶：asdfasdfd
EasyFPGA060是廣州致遠電子有限公司為FPGA初學(xué)者“量身定做”的一款真正用得起、高性能的FPGA開發(fā)套件，它在EasyFPGA030開發(fā)平臺的基礎(chǔ)上進行了改進，除了保留原產(chǎn)品的精巧，適用的風(fēng)格外，對其資源進行了擴充，由原來的A3P030修改為A3P060，不僅資源翻了一番，還將擁有18Kbit RAM，1個PLL，AES加密等功能；由原來并口的下載接口升級為USB的下載接口，方便筆記本以及沒有并口的臺式機用戶使用。
上傳時間： 2013-10-17
上傳用戶：zsjzc
針對物體在不同色溫光源照射下呈現(xiàn)偏色的現(xiàn)象，用FPGA實現(xiàn)對Bayer CCD數(shù)字相機的自動白平衡處理。根據(jù)CFA(Color Filter Array)的分布特點，利用雙端口RAM(DPRAM)，實現(xiàn)了顏色插值與色彩空間轉(zhuǎn)換。在FPGA上設(shè)計了自動白平衡的三大電路模塊：色溫估計、增益計算和色溫校正，并連接形成一個負(fù)反饋回路，然后結(jié)合EDA設(shè)計的特點，改進了增益計算的過程，有效地抑制了色彩振蕩現(xiàn)象。
上傳時間： 2013-10-10
上傳用戶：ouyangmark
目前，大型設(shè)計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發(fā)沿設(shè)計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設(shè)計的要求，一般在FPGA設(shè)計中采用全局時鐘資源驅(qū)動設(shè)計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現(xiàn)，并設(shè)計了專用時鐘緩沖與驅(qū)動結(jié)構(gòu)，從而使全局時鐘到達芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應(yīng)復(fù)雜設(shè)計的需要，Xilinx的FPGA中集成的專用時鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數(shù)字時鐘管理模塊(DCM)。與全局時鐘資源相關(guān)的原語常用的與全局時鐘資源相關(guān)的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
上傳時間： 2014-01-01
上傳用戶：maqianfeng
為了實現(xiàn)某生產(chǎn)線上MCU的數(shù)據(jù)采集，設(shè)計了一種基于FPGA和UART的數(shù)據(jù)采集系統(tǒng)，并完成系統(tǒng)的軟硬件設(shè)計。整個設(shè)計完全采用硬件邏輯VHDL語言，集成在一枚Altera的cyclone芯片內(nèi)，設(shè)計了單片機總線與FPGA接口邏輯，數(shù)據(jù)緩存的雙端口RAM、FIFO和UART串行發(fā)送模塊。通過仿真和實際應(yīng)用證明系統(tǒng)的準(zhǔn)確性，該方法和理念具有一定的通用性，為數(shù)據(jù)采集系統(tǒng)的設(shè)計提供了一個新思路，使系統(tǒng)更緊湊，易維護，更可靠。
上傳時間： 2013-10-11
上傳用戶：lliuhhui
ARM7 是一種低電壓，通用32 位RISC 微處理器單元，可作一般應(yīng)用或嵌入到ASIC 或CSIC 中，其簡潔一流的設(shè)計特別適用于電源敏感的應(yīng)用中。ARM7 的小尺寸使它特別適合集成到 比較大的客戶芯片中，此芯片中也可以包含RAM, ROM, DSP，邏輯控制和其他代碼。
標(biāo)簽： ARM
上傳時間： 2013-10-08
上傳用戶：xianglee
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
