軟件無線電已成為無線通信非常關(guān)鍵的技術(shù)之一。其基本思想是將寬帶A/D、D/A盡可能靠近天線，在一個(gè)開放式、模塊化的通用硬件平臺(tái)上用盡可能多的軟件來實(shí)現(xiàn)無線電臺(tái)的各種功能。 本文所討論的多相濾波器組信道化接收機(jī)(PPCR)及信道非均勻劃分，即是應(yīng)用了軟件無線電理念的一種新技術(shù)。該技術(shù)針對(duì)傳統(tǒng)無線電接收機(jī)存在的結(jié)構(gòu)不靈活、系統(tǒng)升級(jí)困難、同時(shí)處理多信號(hào)能力弱及系統(tǒng)規(guī)模過大等問題，應(yīng)用現(xiàn)代多速率信號(hào)處理理論對(duì)之進(jìn)行了改進(jìn)。改進(jìn)后的軟件無線電PPCR．具有全概率接收能力，能對(duì)信號(hào)進(jìn)行下變頻并降低其采樣率處理，實(shí)現(xiàn)后資源耗費(fèi)較低，而且依托現(xiàn)場(chǎng)可編程門陣列(FPGA)建立的平臺(tái)是開放式的，在需要時(shí)可在不改變硬件系統(tǒng)的情況下通過軟件更改系統(tǒng)的功能，極大地提高了系統(tǒng)的靈活性。諸多的優(yōu)點(diǎn)使其具有十分廣泛的應(yīng)用前景，也成為當(dāng)前研究熱點(diǎn)之一。 本文首先介紹了課題的應(yīng)用背景，并深入討論了軟件無線電的基本理論：信號(hào)采樣理論及多速率信號(hào)處理理論，介紹了應(yīng)用PPCR的采樣處理過程，給出了推導(dǎo)PPCR的數(shù)學(xué)模型，并在此基礎(chǔ)上分析闡述了信道非均勻劃分的原理。 在本文的系統(tǒng)仿真及實(shí)現(xiàn)部分，首先介紹了應(yīng)用現(xiàn)代DSP開發(fā)工具DSPBuilder進(jìn)行開發(fā)的設(shè)計(jì)流程，然后對(duì)應(yīng)用DSP Builder來設(shè)計(jì)PPCR中的主要模塊一多相濾波器組及快速傅立葉變換模塊做了詳細(xì)闡述，最后對(duì)系統(tǒng)仿真及實(shí)現(xiàn)過程的實(shí)驗(yàn)結(jié)果圖進(jìn)行了分析。 本文主要是在實(shí)驗(yàn)室階段對(duì)算法在硬件實(shí)現(xiàn)上進(jìn)行研究。成果可以作為后續(xù)應(yīng)用研究的基礎(chǔ)，對(duì)各種應(yīng)用軟件無線電理念的通信系統(tǒng)都具有一定的參考價(jià)值。
上傳時(shí)間： 2013-06-17
上傳用戶：xfbs821
隨著集成電路的設(shè)計(jì)規(guī)模越來越大，F(xiàn)PGA為了滿足這種設(shè)計(jì)需求，其規(guī)模也越做越大，傳統(tǒng)平面結(jié)構(gòu)的FPGA無法滿足實(shí)際設(shè)計(jì)需求。首先是硬件設(shè)計(jì)上的很難控制，其次就是計(jì)算機(jī)軟件面臨很大挑戰(zhàn)，所有復(fù)雜問題全部集中到布局布線(P&R)這一步，而實(shí)際軟件處理過程中，P&R所占的時(shí)間比例是相當(dāng)大的。為了緩解這種軟件和硬件的設(shè)計(jì)壓力，多層次化結(jié)構(gòu)的FPGA得以采用。所謂層次化就是可配置邏輯單元內(nèi)部包含多個(gè)邏輯單元(相對(duì)于傳統(tǒng)的單一邏輯單元)，并且內(nèi)部的邏輯單元之間共享連線資源，這種結(jié)構(gòu)有利于減少芯片面積和提高布通率。與此同時(shí)，F(xiàn)PGA的EDA設(shè)計(jì)流程也多了一步，那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟，該步驟既可以認(rèn)為是工藝映射的后處理，也可認(rèn)為是布局和布線模塊的預(yù)處理，這一步不僅需要考慮打包，還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁，該步驟對(duì)FPGA的性能影響是相當(dāng)大的。 本文通過研究和分析影響芯片步通率的各種因素，提出新的FPGA裝箱算法，可以同時(shí)減少裝箱后可配置邏輯單元(CLB)外部的線網(wǎng)數(shù)和外部使用的引腳數(shù)，從而達(dá)到減少布線所需的通道數(shù)。該算法和以前的算法相比較，無論從面積，還是通道數(shù)方面都有一定的改進(jìn)。算法的時(shí)間復(fù)雜度仍然是線性的。與此同時(shí)本文還對(duì)FPGA的可配置邏輯單元內(nèi)部連線資源做了分析，如何設(shè)計(jì)可配置邏輯單元內(nèi)部的連線資源來達(dá)到即減少面積又保證芯片的步通率，同時(shí)還可以提高運(yùn)行速度。 另外，本文還提出將電路分解成為多塊，分別下載到各個(gè)芯片的解決方案。以解決FPGA由于容量限制，而無法實(shí)現(xiàn)某些特定電路原型驗(yàn)證。該算法綜合考慮影響多塊芯片性能的各個(gè)因數(shù)，采用較好的目標(biāo)函數(shù)來達(dá)到較優(yōu)結(jié)果。
上傳時(shí)間： 2013-04-24
上傳用戶：zhaoq123
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問題。因此，利用FPGA開發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場(chǎng)合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性價(jià)比的關(guān)鍵。控制系統(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時(shí)間： 2013-05-24
上傳用戶：gyq
軟件無線電(SDR)
標(biāo)簽： FPGA 全數(shù)字 擴(kuò)頻 收發(fā)機(jī)
上傳時(shí)間： 2013-06-13
上傳用戶：linlin
目前，數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域，信號(hào)處理算法理論己趨于成熟，但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性，在超高速信號(hào)處理和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用。本文對(duì)FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號(hào)處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把FPGA作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究?jī)?nèi)容如下： FPGA的單片系統(tǒng)研究。針對(duì)數(shù)據(jù)采集與處理，對(duì)FPGA進(jìn)行選型，設(shè)計(jì)了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個(gè)控制系統(tǒng)分為三個(gè)部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊。 多通道采樣控制模塊的設(shè)計(jì)。利用4片AD7506和一片AD7862對(duì)64路模擬量進(jìn)行周期采樣，分別設(shè)計(jì)了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計(jì)。FFT算法在數(shù)字信號(hào)處理中占有重要的地位，因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu)，提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想，給出了總體實(shí)現(xiàn)框圖。分別設(shè)計(jì)了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運(yùn)算單元，存儲(chǔ)器，控制器，并分別進(jìn)行了仿真。重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機(jī)控制器成功地對(duì)各個(gè)模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲(chǔ)控制模塊的設(shè)計(jì)。利用閃存芯片K9K1G08UOA對(duì)采集處理后的數(shù)據(jù)進(jìn)行存儲(chǔ)，設(shè)計(jì)了FPGA與閃存的硬件連接，設(shè)計(jì)了存儲(chǔ)控制模塊。 本文對(duì)FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點(diǎn)，把整個(gè)系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊進(jìn)行設(shè)計(jì)和仿真。設(shè)計(jì)采用VHDL編寫程序的源代碼。仿真測(cè)試結(jié)果表明，此FPGA單片系統(tǒng)可完成對(duì)實(shí)時(shí)信號(hào)的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時(shí)間： 2013-07-06
上傳用戶：eclipse
1.打開功能是專門用于對(duì)C語言文件自動(dòng)提取顯示所需要的漢字，進(jìn)行點(diǎn)陣碼數(shù)據(jù)轉(zhuǎn)換的，在您的C語言程序中，有一點(diǎn)需要特別留意：您的注解中請(qǐng)不要使用雙引號(hào)，否則會(huì)引起提取錯(cuò)誤。軟件包中的文件ee.c作為一個(gè)簡(jiǎn)單例程供提取測(cè)試用。2。提取以后的點(diǎn)陣碼可以隨意修改點(diǎn)陣數(shù)據(jù)，使用鼠標(biāo)的左鍵為加一點(diǎn)，右鍵為擦除一點(diǎn)。修改完畢請(qǐng)按旁邊的確認(rèn)鍵將數(shù)據(jù)記錄到點(diǎn)陣碼中，否則您的修改將自動(dòng)放棄。3。點(diǎn)陣碼可以隨意平移，請(qǐng)謹(jǐn)慎使用。平移之前請(qǐng)查看一遍所有的字符點(diǎn)陣圖，平移有可能會(huì)丟失邊界點(diǎn)，移出了邊界的點(diǎn)陣將被丟棄，不可恢復(fù)。平移
上傳時(shí)間： 2013-06-16
上傳用戶：tyg88888
隨著微電子技術(shù)的高速發(fā)展，實(shí)時(shí)圖像處理在多媒體、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用。FPGA就是硬件處理實(shí)時(shí)圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理專用系統(tǒng)的研究將成為信息產(chǎn)業(yè)的新熱點(diǎn)。 本文詳細(xì)介紹了一種實(shí)時(shí)監(jiān)控圖像處理系統(tǒng)的設(shè)計(jì)方案，實(shí)現(xiàn)了具有前端視頻采集系統(tǒng)、圖像預(yù)處理功能系統(tǒng)、圖像顯示系統(tǒng)。該系統(tǒng)采用Altera公司的FPGA芯片作為中央處理器，由視頻采集模塊、異步FIFO模塊、視頻解碼模塊、I
上傳時(shí)間： 2013-06-20
上傳用戶：wc412467303
圖像處理技術(shù)是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。目前，數(shù)字圖像處理技術(shù)被廣泛應(yīng)用于航空航體、通信、醫(yī)學(xué)及工業(yè)生產(chǎn)領(lǐng)域中。圖像處理系統(tǒng)的硬件實(shí)現(xiàn)一般來講有三種方式：專用的圖像處理器件主要有專用集成芯片(Application SpecificIntegrated Circuit)、數(shù)字信號(hào)處理器(Digital Signal Process)和現(xiàn)場(chǎng)可編程門陣列(FieldProgrammable GateArray)以及相關(guān)電路組成。它們可以實(shí)時(shí)高速完成各種圖像處理算法。圖像處理中，低層的圖像預(yù)處理的數(shù)據(jù)量很大，要求處理速度快，但運(yùn)算結(jié)果相對(duì)比較簡(jiǎn)單。相對(duì)于其他兩種系統(tǒng)，基于FPGA的圖像處理系統(tǒng)非常合適用于圖像的預(yù)處理。 本文設(shè)計(jì)了一種基于FPGA的圖像處理系統(tǒng)。它的主要功能有：對(duì)攝像頭送來的視頻數(shù)據(jù)進(jìn)行采集，并把它數(shù)字化；實(shí)現(xiàn)中值濾波和邊緣檢測(cè)這兩種圖像增強(qiáng)算法；將數(shù)字視頻信號(hào)轉(zhuǎn)換為模擬信號(hào)。 圖像處理系統(tǒng)由主處理器單元、圖像編碼單元和圖像解碼單元三部分組成。FPGA作為整個(gè)系統(tǒng)的核心器件，不僅要模擬出12C總線協(xié)議，完成視頻解碼芯片和編碼芯片的初始化；還要對(duì)視頻流同步信號(hào)提取，實(shí)現(xiàn)圖像采集控制，并將圖像信號(hào)存儲(chǔ)在SRAM中；圖像增強(qiáng)算法也是在FPGA中實(shí)現(xiàn)。采用PHILIPS公司的專用視頻解碼芯片SAA7111A將模擬視頻轉(zhuǎn)化數(shù)字視頻；視頻編碼芯片SAA7121完成數(shù)字視頻到模擬視頻的轉(zhuǎn)化。
標(biāo)簽： FPGA 圖像處理系統(tǒng)
上傳時(shí)間： 2013-07-19
上傳用戶：標(biāo)點(diǎn)符號(hào)
隨著科學(xué)技術(shù)的發(fā)展，指紋識(shí)別技術(shù)被廣泛應(yīng)用到各種不同的領(lǐng)域。對(duì)于一般的指紋識(shí)別系統(tǒng)，其設(shè)計(jì)要求具有很高的實(shí)時(shí)性和易用性，因此識(shí)別算法應(yīng)該具有較低的復(fù)雜度，較快的運(yùn)算速度，從而滿足實(shí)時(shí)性的要求。所以有必要根據(jù)不同的識(shí)別算法采用不同的實(shí)現(xiàn)平臺(tái)，使得指紋識(shí)別系統(tǒng)具有較高的可靠性、實(shí)時(shí)性、有效性等性能要求。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera．公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內(nèi)部，與用戶自定義邏輯組建成一個(gè)基于FPGA的片上專用系統(tǒng)。 本文在綜合考慮各種應(yīng)用情況的基礎(chǔ)上，以網(wǎng)絡(luò)技術(shù)、數(shù)據(jù)庫(kù)技術(shù)、指紋識(shí)別技術(shù)和嵌入式系統(tǒng)技術(shù)為理論基礎(chǔ)，提出了一種有效可行的系統(tǒng)架構(gòu)方案。對(duì)指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法和原理進(jìn)行了深入研究，合理的改進(jìn)了部分指紋識(shí)別算法；同時(shí)為了提高系統(tǒng)的實(shí)時(shí)性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實(shí)現(xiàn)指紋圖像處理主要算法。論文主要包括以下幾個(gè)方面： 1、對(duì)指紋圖像預(yù)處理、特征提取和特征匹配算法原理進(jìn)行闡述，同時(shí)改進(jìn)了指紋圖像的細(xì)化算法，提高了算法的性能，并設(shè)計(jì)了一套實(shí)用的指紋特征數(shù)據(jù)結(jié)構(gòu)； 2、針對(duì)指紋圖像預(yù)處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向?yàn)V波，采用基于FPGA的硬件電路的方式實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，在保證系統(tǒng)誤識(shí)率較低、可靠性高的基礎(chǔ)上，大大提高了系統(tǒng)的執(zhí)行速度； 3、改變了傳統(tǒng)的單枚指紋識(shí)別方法，提出采用多枚指紋唯一標(biāo)識(shí)身份，大大降低了識(shí)別系統(tǒng)的誤識(shí)率； 4、改進(jìn)了傳統(tǒng)的基于三角形匹配中獲取基準(zhǔn)點(diǎn)的方法，同時(shí)結(jié)合可變界限盒思想進(jìn)行指紋特征匹配。 5、結(jié)合COM+技術(shù)、數(shù)據(jù)庫(kù)技術(shù)和網(wǎng)絡(luò)技術(shù)，開發(fā)了后臺(tái)指紋特征匹配服務(wù)系統(tǒng)，實(shí)現(xiàn)了嵌入式指紋識(shí)別系統(tǒng)同數(shù)據(jù)庫(kù)的實(shí)時(shí)信息交換。 實(shí)驗(yàn)結(jié)果表明，本文所提出的系統(tǒng)構(gòu)架方案有效可行，基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、擴(kuò)展性等方面具有獨(dú)特的優(yōu)勢(shì)，擁有廣闊的發(fā)展前景。
標(biāo)簽： FPGA 嵌入式 指紋識(shí)別 系統(tǒng)研究
上傳時(shí)間： 2013-04-24
上傳用戶：15528028198
偽隨機(jī)序列 (Pseudo-Random Sequence，PRS)廣泛應(yīng)用于密碼學(xué)、擴(kuò)頻通信、雷達(dá)、導(dǎo)航等領(lǐng)域，其設(shè)計(jì)和分析一直是國(guó)際上的研究熱點(diǎn)。混沌序列作為一種性能優(yōu)良的偽隨機(jī)序列，近年來受到越來越多的關(guān)注。尋找一種性能更為良好的混沌偽隨機(jī)序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件實(shí)現(xiàn)，在理論研究與工程應(yīng)用上都是十分有價(jià)值的。基于切延遲橢圓反射腔映射混沌系統(tǒng)(Tangent-Delay Ellipse Reflecting Cavity map System，TD-ERCS)已被理論分析和測(cè)試證明具有良好的密碼學(xué)性質(zhì)。本文介紹了一種基于TD-ERCS構(gòu)造偽隨機(jī)序列發(fā)生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于這種方法，提出了以現(xiàn)場(chǎng)可編程門陣列 (Field Programmable Gate Array，F(xiàn)PGA)為平臺(tái)的硬件設(shè)計(jì)實(shí)現(xiàn)方案，采用硬件描述語言 (VHSIC Hardware DescriptionLanguage，VHDL )完成了整個(gè)系統(tǒng)的設(shè)計(jì)，通過了仿真與適配，完成了硬件調(diào)試；詳細(xì)地論述了系統(tǒng)總體框架及內(nèi)部模塊設(shè)計(jì)，重點(diǎn)介紹了TD-ERCS算法實(shí)現(xiàn)單元的設(shè)計(jì)，并在系統(tǒng)中設(shè)計(jì)加入了異步串行接口，完善了整個(gè)系統(tǒng)的模塊化，可使系統(tǒng)嵌入到現(xiàn)有的各類密碼系統(tǒng)與設(shè)備中；基于FDELPHI編程環(huán)境，完成了計(jì)算機(jī)應(yīng)用軟件的設(shè)計(jì)，為使用基于TD-ERCS開發(fā)的PRSG硬件產(chǎn)品提供了人機(jī)交互界面，也為分析與測(cè)試硬件系統(tǒng)產(chǎn)生的CPRS提供了方便；同時(shí)依據(jù)美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究院 (National Institute of Standards andTechnology，NIST)提出的偽隨機(jī)序列性能指標(biāo)，對(duì)軟件與硬件系統(tǒng)產(chǎn)生的CPRS進(jìn)行了標(biāo)準(zhǔn)測(cè)試，軟件方法所得序列各項(xiàng)性能指標(biāo)完全合格，硬件FPGA所得序列僅三項(xiàng)測(cè)試未能通過，其原因有待進(jìn)一步研究。
標(biāo)簽： FPGA 偽隨機(jī)序列 發(fā)生器
上傳時(shí)間： 2013-06-20
上傳用戶：heart520beat
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
