這是一個SDO實現的列子，將SDO抽象出來可以通過JDBC和JNDI兩種方式建立連接，并支持ECORE模型。
標簽： SDO
上傳時間： 2015-09-25
上傳用戶：561596
CAN現場總線 CanOpen源碼程序. 包括SDO,PDO等基本功能. 用winrar解壓兩次即可
標簽： CanOpen winrar CAN SDO
上傳時間： 2015-12-27
上傳用戶：zhanditian
通用陣列邏輯GAL實現基本門電路的設計 一、實驗目的 1.了解GAL22V10的結構及其應用； 2.掌握GAL器件的設計原則和一般格式； 3.學會使用VHDL語言進行可編程邏輯器件的邏輯設計； 4.掌握通用陣列邏輯GAL的編程、下載、驗證功能的全部過程。 二、實驗原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定（不可編程）的或陣列和輸出邏輯宏單元（OLMC）三部分構成。GAL芯片必須借助GAL的開發軟件和硬件，對其編程寫入后，才能使GAL芯片具有預期的邏輯功能。GAL22V10有10個I/O口、12個輸入口、10個寄存器單元，最高頻率為超過100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術結合起來，在功能和結構上與GAL22V10完全相同，并沿用了GAL22V10器件的標準28腳PLCC封裝。ispGAl22V10的傳輸時延低于7.5ns，系統速度高達100MHz以上，因而非常適用于高速圖形處理和高速總線管理。由于它每個輸出單元平均能夠容納12個乘積項，最多的單元可達16個乘積項，因而更為適用大型狀態機、狀態控制及數據處理、通訊工程、測量儀器等領域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。 另外，采用ispGAL22V10來實現諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實現在系統編程，每片ispGAL22V10需要有四個在系統編程引腳，它們是串行數據輸入(SDI)，方式選擇(MODE)、串行輸出(SDO)和串行時鐘(SCLK)。這四個ISP控制信號巧妙地利用28腳PLCC封裝GAL22V10的四個空腳，從而使得兩種器件的引腳相互兼容。在系統編程電源為+5V，無需外接編程高壓。每片ispGAL22V10可以保證一萬次在系統編程。 ispGAL22V10的內部結構圖如圖1-3所示。 2.編譯、下載源文件 用VHDL語言編寫的源程序，是不能直接對芯片編程下載的，必須經過計算機軟件對其進行編譯，綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件，簡稱為JED文件)。通過相應的軟件及編程電纜再將JED數據文件寫入到GAL芯片，這樣GAL芯片就具有用戶所需要的邏輯功能。 3.工具軟件ispLEVER簡介 ispLEVER 是Lattice 公司新推出的一套EDA軟件。設計輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對所設計的數字電子系統進行功能仿真和時序仿真。編譯器是此軟件的核心，能進行邏輯優化，將邏輯映射到器件中去，自動完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經由一個圖形用戶接口選擇I/O設置和引腳分配。軟件包含Synolicity公司的“Synplify”綜合工具和Lattice的ispVM器件編程工具，ispLEVER軟件提供給開發者一個簡單而有力的工具。
標簽： GAL 陣列 邏輯 門電路
上傳時間： 2013-11-17
上傳用戶：看到了沒有
串行A/D CS5532的程序，5532為24位串行輸入方式，指令輸入為SDI,數據輸出為SDO，靠SCLK進行片選
標簽： 5532 CS 串行 程序
上傳時間： 2013-12-06
上傳用戶：jcljkh
傳送說盛大的服務端和客戶端核心代碼?是070605版的,喜歡純正盛大的朋友可以拿去,里面附有開發的組件 Legend of shenda`s server and Client`s soure ,it is on 6.5 in2007,you can take who like SDO .And some controls in it
標簽： 070605 Legend Client shenda
上傳時間： 2016-09-20
上傳用戶：xuanjie
SPI是一個環形總線結構，由ss（cs）、sck、sdi、SDO構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位寄存器進行數據交換。 假設下面的8位寄存器裝的是待發送的數據10101010，上升沿發送、下降沿接收、高位先發送。 那么第一個上升沿來的時候 數據將會是SDO=1；寄存器=0101010x。下降沿到來的時候，sdi上的電平將所存到寄存器中去，那么這時寄存器=0101010sdi，這樣在8個時鐘脈沖以后，兩個寄存器的內容互相交換一次。這樣就完成里一個spi時序。
標簽： SPI 環形 總線結構
上傳時間： 2013-12-22
上傳用戶：lijinchuan
隨著工業自動化水平的不斷提高，工業控制網絡所需負擔的工作也日趨繁重，整個網絡中傳遞信息的規模和復雜度也在不斷增長，這給控制系統提出了更高的要求。伺服系統作為一種對控制精度、動態響應等性能指標要求很高的控制系統，也必須面對這些問題。本論文研究了將工業以太網技術應用于伺服系統的方法。通過將EtherCAT工業以太網協議與CANopen規范相結合，以TMS320F2812系列DSP為平臺，設計并實現了伺服驅動器的工業以太網通信接口，組建了網絡化的運動控制系統。通過分析EtherCAT與CANopen相關技術細節，闡述了將CANopen與EtherCAT相結合的關鍵點，給出了多種運動控制模式的設計方式，分析了軟件設計和實現的具體方法和要點。本文按照分層和模塊化的方式給出了通信接口的設計過程，按層次分為三個大的模塊：EtherCAT通信模塊、CoE通信模塊與CANopen運動控制模塊。對各個模塊又根據功能分為多個子模塊，其中EtherCAT 通信模塊主要包括：EtherCAT狀態機服務、郵箱服務和過程數據服務：CoE通信模塊包括：服務數據對象（SDO）服務、過程數據對象（PDO）服務、對象字典服務；運動控制模塊包括設備狀態機服務和多種運動控制模式的實現模塊。對每個模塊本文都給出了具體的設計與實現過程。本文實現了四種運動控制模式下的實際控制結果，包括周期同步的位置與速度模式以及位置與速度軌跡規劃模式。實驗結果表明，系統能夠滿足高速度、高精度、高可靠性和同步協調的控制要求。最后對所做工作進行了總結與展望。
標簽： ethercat canopen
上傳時間： 2022-05-27
上傳用戶：
1.1系統設計說明本設計使用普通10口模擬標準SPI總線，實現SPMC65P2404A的多機通信。SPI（Serial Peripheral Interface）總線系統是一種同步串行外設接口，它使用4條線：串行時鐘線（SCK）、數據輸出線、輸入線和片選線（SS），支持同步全雙工通信方式。在本設計中，用1號從機采集按鍵，2號從機通過一個撥碼開關控制一個計數器進行計數，從機獲得的鍵值和計數值將送主機，主機用4個數碼管顯示。主機顯示的形式為：從機號+鍵值（或計數值）.1.2系統框圖1.3通信時序SPI采用同步全雙工通信方式，時鐘信號SCK由主機產生。主從機的通信時序圖分別如圖1-2和圖1-3所示：當待發送數據寫入發送緩沖器后，便啟動數據發送，數據接收和發送以字節為單位。時序圖中，Sample Strobe為輸入數據采樣點，例如從機在SCK的上升沿對輸入數據進行采樣接收，主機在SCK的下降沿對輸入數據進行采樣接收。SPIF是發送或接收完一字節數據后產生的標志，主機或從機傳輸完一字節的數據后該標志被置為1，可以用于主程序查詢或產生SPI中斷，在中斷服務程序中或查詢程序之后需將該標志寫0，以清除該標志位。ss為從機的片選線，當SS-0時，該從機有效，接收主機發送的命令；當SS-1時，該從機的輸出端（SDO）處于懸浮狀態。
標簽： io模擬 spi總線
上傳時間： 2022-06-19
上傳用戶：wangshoupeng199
Spi接口是一種外圍串行接口，主要由四根線組成：SDI（數據輸入），SDO（數據輸出）.SCK（時鐘），cs（片選）。（1）SDO主機輸出/從機輸入。（2）SDI主機輸入/從機輸出。（3）SCK-時鐘信號，由主設備產生。（4）cs-從設備使能信號，由主設備控制。在一個基于SPT的設備中，至少有一個主控設備。與普通的串行通訊不同，普通的串行通訊一次連續傳送至少8位數據，而SPI允許數據一位一位的傳送，甚至允許暫停，因為SP的數據輸入和輸出線獨立，所以允許同時完成數據的輸入和輸出。在點對點的通信中，SPI接口不需要進行尋址操作，且為全雙工通信，工作簡單高效。然而SPI接口也有缺點：沒有指定的流控制，沒有應答機制確認是否接收到數據。SPI通訊是通過數據交換完成的。在主機提供的時鐘脈沖SCK下，SDI，SDO完成數據傳輸。數據輸出通過SDO線，在SCK時鐘上升沿或下降沿時改變，在緊接著的下降沿或上升沿被從機讀取，完成一位數據傳輸。輸入情況同理。因此，在至少8次時鐘信號的改變（上沿和下沿為一次），可以完成8位數據的傳輸。
標簽： spi協議 verilog
上傳時間： 2022-06-20
SPI總線協議及SPI時序圖詳解SP1是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設備接口。SPI是一種高速的、全雙工、同步的通信總線，并且在芯片的管腳上只占用四根線，節約了芯片的管腳，同時為PCB的布局上節省空間，提供方便，正是出于這種簡單易用的特性，現在越來越多的芯片集成了這種通信協議。SP1是一個環形總線結構，由ss（cs）、sck，sdi、SDO構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位寄存器進行數據交換。上升沿發送、下降沿接收、高位先發送上升沿到來的時候，SDO上的電平將被發送到從設備的寄存器中，下降沿到來的時候，sdi上的電平將被接收到主設備的寄存器中，假設主機和從機初始化就緒：并且主機的sbuff-Oxaa（10101010），從機的sbuff-0x55（01010101），下面將分步對spi的8個時鐘周期的數據情況演示一遍（假設上升沿發送數據）。
標簽： spi 時序
上傳時間： 2022-06-23
上傳用戶：fliang
蟲蟲下載站版權所有 京ICP備2021023401號-1
