<strike id="sewgk"></strike>
<strike id="sewgk"></strike>
ALTERA Sdr AM Controller White Paper
標簽： Controller ALTERA Paper White
上傳時間： 2016-04-18
上傳用戶：sxdtlqqjl
可以用的通用SdrAM控制器,可以用在FPGA上,是Sdr類型的
上傳時間： 2016-07-23
上傳用戶：woshiayin
針對主控制板上存儲器(SRAM) 存儲的數據量小和最高頻率低的情況,提出了基于Sdr Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究。在實驗中,使用了現場可編程門陣列( FPGA) 來實現各模塊的邏輯功能。最終實現了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個像素點,基于相同條件,比靜態內存控制的面積大了一倍,驗證了動態內存核[7 ]的實用性。
上傳時間： 2013-12-18
上傳用戶：c12228
avr ucos 部分筆記 幾個特殊函數 打開文檔需要Sdr
上傳時間： 2014-01-05
上傳用戶：kristycreasy
標準Sdr SdrAM控制器參考設計_verilog_lattice\Sdr_ctrl.v
標簽： verilog_latticeSdr_ctrl SdrAM Sdr 標準
上傳時間： 2016-08-28
上傳用戶：hullow
標準Sdr SdrAM控制器參考設計，有助于大家學習和參考
上傳時間： 2014-01-14
上傳用戶：小寶愛考拉
基于VHDL編寫的Sdr-SdrAM控制器的編程，目前是業界常用的RAM控制器
上傳時間： 2017-01-19
上傳用戶：Ants
Sdr SdrAM的VHDL描述，比較詳細，還有數據手冊
上傳時間： 2014-12-03
上傳用戶：zhanditian
Its a simple Sdr to change modulation schemes
標簽： modulation schemes simple change
上傳時間： 2017-09-17
上傳用戶：tuilp1a
軟件無線電（Software Defined Radio）是無線通信系統收發信機的發展方向，它使得通信系統的設計者可以將主要精力集中到收發機的數字處理上，而不必過多關注電路實現。在進行數字處理時，常用的方案包括現場可編程門陣列（FPGA）、數字信號處理器（DSP）和專用集成電路（ASIC）。FPGA以其相對較低的功耗和相對較低廉的成本，成為許多通信系統的首先方案。正是在這樣的前提下，本課題結合軟件無線電技術，研究并實現基于FPGA的數字收發信機。 @@ 本論文主要研究了發射機和接收機的結構和相關的硬件實現問題。首先，從理論上對發射機和接收機結構進行研究，找到收發信機設計中關鍵問題。其次，在理論上有深刻認識的基礎上，以FPGA為手段，將反饋控制算法、反饋補償算法和前饋補償算法落實到硬件電路上。同步一直是數字通信系統中的關鍵問題，它也是本文的研究重點。本文在研究了已有各種同步方法的基礎上，設計了一種新的同步方法和相應的接收機結構，并以硬件電路將其實現。最后，針對所設計的硬件系統，本文還進行了充分的硬件系統測試。硬件測試的各項數據結果表明系統設計方案是可行的，基本實現了數字中頻收發機系統的設計要求。 @@ 本文中發射機系統是以Altera公司EP2C70F672C6為硬件平臺，接收機系統以Altera公司EP2S180F1020C3為硬件平臺。收發系統均是在Ouartus Ⅱ 8．0環境下，通過編寫Verilog HDL代碼和調用Altera IP core加以實現。在將設計方案落實到硬件電路實現之前，各種算法均使用MATLAB進行原理仿真，并在MATLAB仿真得到正確結果的基礎上，使用Quartus Ⅱ 8．0中的功能仿真工具和時序仿真工具進行了前仿真和后仿真。所有仿真結果無誤后，可下載至硬件平臺進行調試，通過Quartus Ⅱ 8．0中集成的SignalTap邏輯分析儀，可以實時觀察電路中各點信號的變化情況，并結合示波器和頻譜儀，得到硬件測試結果。 @@關鍵詞：Sdr；數字收發機；FPGA；載波同步；符號同步
上傳時間： 2013-04-24
上傳用戶：diaorunze
<rt id="cygyu"></rt>
<strike id="cygyu"></strike>