基于FPGA的SerDes接口設計與實現
上傳時間： 2022-07-08
上傳用戶：得之我幸78
This application note describes a reference system which illustrates how to build an embeddedPowerPC® system using the Xilinx 1-Gigabit Ethernet Media Access Controller processor core.This system has the PLB_Gemac configured to use Scatter/Gather Direct Memory Access andthe Serializer/Deserializer (SerDes) interface. This application note describes how to set up thespecific clocking structure required for the SerDes interface and the constraints to be added tothe UCF file. This reference system is complete with a standalone software application to testsome of the main features of this core, including access to registers, DMA capabilities, transmitand receive in loopback mode. This reference system is targeted for the ML300 evaluationboard.
上傳時間： 2013-11-01
上傳用戶：truth12
隨著新研發單板上高速Serdes信號的增多，信號完整性測試顯的越來越重要，本文檔圍繞Serdes信號的眼圖抖動測試總結一些測試注意事項。新研發單板上高速Serdes信號速率高達2.45G，一些時鐘信號上升/下降沿達到400ps左右，必然需要測量Serdes信號的眼圖、抖動，在這里總結一些測試經驗和注意事項。UBPG1單板上有如下幾種高速數據SERDES信號：1. GE SerDes接口(SGMII接口標準)2. AIF SerDes接口(CPRI接口標準)3. IQ SerDes接口(類CPRI接口標準，自定義幀格式)4. 光口 SerDes接口(CPRI接口標準)對于SERDES信號，其信號電氣特性由IEEE協議規定，在協議中會給出相應的眼圖測試模板及抖動指標，部分芯片廠家會在DATASHEET中給出單獨的眼圖測試模板及抖動指標（一般會比協議要求的更寬松）。UBPG1單板上的SerDes接口按電氣特性分有兩種，一種是SGMII接口（用1000-BASE-CX模板，IEEE協議39節）；一種是CPRI接口（用XAUI模板，IEEE協議49節）。
上傳時間： 2022-06-30
上傳用戶：
FPGA之間的LVDS傳輸，采用SerDes接口，傳輸速率達到400m
上傳時間： 2013-08-09
上傳用戶：hoperingcong
FPGA之間的LVDS傳輸，采用SerDes接口，傳輸速率達到400m
上傳時間： 2017-05-16
上傳用戶：123啊
LVDS、xECL、CML（低電壓差分信號傳輸、發射級耦合邏輯、電流模式邏輯）………4多點式低電壓差分信號傳輸(M-LVDS) ……………………………………………………8數字隔離器 ………………………………………………………………………………10RS-485/422 …………………………………………………………………………………11RS-232………………………………………………………………………………………13UART（通用異步收發機）…………………………………………………………………16CAN（控制器局域網）……………………………………………………………………18FlatLinkTM 3G ………………………………………………………………………………19SerDes（串行G 比特收發機及LVDS）……………………………………………………20DVI（數字視頻接口）/PanelBusTM ………………………………………………………22TMDS（最小化傳輸差分信號） …………………………………………………………24USB 集線器控制器及外設器件 …………………………………………………………25USB 接口保護 ……………………………………………………………………………26USB 電源管理 ……………………………………………………………………………27PCI Express® ………………………………………………………………………………29PCI 橋接器 …………………………………………………………………………………33卡總線 (CardBus) 電源開關 ………………………………………………………………341394 (FireWire®, 火線®) ……………………………………………………………………36GTLP (Gunning Transceiver Logic Plus，體效應收發機邏輯+) ………………………………39VME（Versa Module Eurocard）總線 ………………………………………………………41時鐘分配電路 ……………………………………………………………………………42交叉參考指南 ……………………………………………………………………………43器件索引 …………………………………………………………………………………47技術支持 …………………………………………………………………………………48 德州儀器（TI）為您提供了完備的接口解決方案，使得您的產品別具一格，并加速了產品面市。憑借著在高速、復合信號電路、系統級芯片 (system-on-a-chip ) 集成以及先進的產品開發工藝方面的技術專長，我們將能為您提供硅芯片、支持工具、軟件和技術文檔，使您能夠按時的完成并將最佳的產品推向市場，同時占據一個具有競爭力的價格。本選擇指南為您提供與下列器件系列有關的設計考慮因素、技術概述、產品組合圖示、參數表以及資源信息：
上傳時間： 2013-10-21
上傳用戶：Jerry_Chow
現代通信技術朝著高速、精確的方向發展,尤其是高速串行通信,逐漸成為通信技術的主流,在各行各業扮演著極其重要的角色,文中簡述了高速I/O的相關技術,如SERDES (串行器/解串器)技術、8B /10B編碼、COMMA字符、預加重等,并列舉了具有代表性的Xilinx公司的FPGA產品,展示了Rocket IO技術的實際應用。關鍵詞:高速I/O接口; SERDES;預加重
標簽： 接口技術
上傳時間： 2013-11-23
上傳用戶：子虛烏有
MII接口1轉2處理，可以實現在serdes上方便傳輸MII。
上傳時間： 2016-05-23
上傳用戶：xwd2010
SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡稱。它是一種時分多路復用(TDM)、點對點的通信技術，即在發送端多路低速并行信號被轉換成高速串行信號，經過傳輸媒體(光纜或銅線)，最后在接收端高速串行信號重新轉換成低速并行信號。這種點對點的串行通信技術充分利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數目，從而大大降低通信成本。隨著對信息流量需求的不斷增長，傳統并行接口技術成為進一步提高數據傳輸速率的瓶頸。過去主要用于光纖通信的串行通信技術——SERDES正在取代傳統并行總線而成為高速接口技術的主流。本文闡述了介紹SERDES的架構、關鍵技術、SERDES硬件設計要點以及測試方法。
上傳時間： 2022-06-30
上傳用戶：
Matlab應用程序接口用戶指南
上傳時間： 2013-05-15
上傳用戶：eeworm
