基于FPGA的SerDes接口設(shè)計與實現(xiàn)
上傳時間： 2022-07-08
上傳用戶：得之我幸78
This application note describes a reference system which illustrates how to build an embeddedPowerPC® system using the Xilinx 1-Gigabit Ethernet Media Access Controller processor core.This system has the PLB_Gemac configured to use Scatter/Gather Direct Memory Access andthe Serializer/Deserializer (SerDes) interface. This application note describes how to set up thespecific clocking structure required for the SerDes interface and the constraints to be added tothe UCF file. This reference system is complete with a standalone software application to testsome of the main features of this core, including access to registers, DMA capabilities, transmitand receive in loopback mode. This reference system is targeted for the ML300 evaluationboard.
上傳時間： 2013-11-01
上傳用戶：truth12
隨著新研發(fā)單板上高速Serdes信號的增多，信號完整性測試顯的越來越重要，本文檔圍繞Serdes信號的眼圖抖動測試總結(jié)一些測試注意事項。新研發(fā)單板上高速Serdes信號速率高達2.45G，一些時鐘信號上升/下降沿達到400ps左右，必然需要測量Serdes信號的眼圖、抖動，在這里總結(jié)一些測試經(jīng)驗和注意事項。UBPG1單板上有如下幾種高速數(shù)據(jù)SERDES信號：1. GE SerDes接口(SGMII接口標(biāo)準(zhǔn))2. AIF SerDes接口(CPRI接口標(biāo)準(zhǔn))3. IQ SerDes接口(類CPRI接口標(biāo)準(zhǔn)，自定義幀格式)4. 光口 SerDes接口(CPRI接口標(biāo)準(zhǔn))對于SERDES信號，其信號電氣特性由IEEE協(xié)議規(guī)定，在協(xié)議中會給出相應(yīng)的眼圖測試模板及抖動指標(biāo)，部分芯片廠家會在DATASHEET中給出單獨的眼圖測試模板及抖動指標(biāo)（一般會比協(xié)議要求的更寬松）。UBPG1單板上的SerDes接口按電氣特性分有兩種，一種是SGMII接口（用1000-BASE-CX模板，IEEE協(xié)議39節(jié)）；一種是CPRI接口（用XAUI模板，IEEE協(xié)議49節(jié)）。
上傳時間： 2022-06-30
上傳用戶：
FPGA之間的LVDS傳輸，采用SerDes接口，傳輸速率達到400m
上傳時間： 2013-08-09
上傳用戶：hoperingcong
FPGA之間的LVDS傳輸，采用SerDes接口，傳輸速率達到400m
上傳時間： 2017-05-16
上傳用戶：123啊
LVDS、xECL、CML（低電壓差分信號傳輸、發(fā)射級耦合邏輯、電流模式邏輯）………4多點式低電壓差分信號傳輸(M-LVDS) ……………………………………………………8數(shù)字隔離器 ………………………………………………………………………………10RS-485/422 …………………………………………………………………………………11RS-232………………………………………………………………………………………13UART（通用異步收發(fā)機）…………………………………………………………………16CAN（控制器局域網(wǎng)）……………………………………………………………………18FlatLinkTM 3G ………………………………………………………………………………19SerDes（串行G 比特收發(fā)機及LVDS）……………………………………………………20DVI（數(shù)字視頻接口）/PanelBusTM ………………………………………………………22TMDS（最小化傳輸差分信號） …………………………………………………………24USB 集線器控制器及外設(shè)器件 …………………………………………………………25USB 接口保護 ……………………………………………………………………………26USB 電源管理 ……………………………………………………………………………27PCI Express® ………………………………………………………………………………29PCI 橋接器 …………………………………………………………………………………33卡總線 (CardBus) 電源開關(guān) ………………………………………………………………341394 (FireWire®, 火線®) ……………………………………………………………………36GTLP (Gunning Transceiver Logic Plus，體效應(yīng)收發(fā)機邏輯+) ………………………………39VME（Versa Module Eurocard）總線 ………………………………………………………41時鐘分配電路 ……………………………………………………………………………42交叉參考指南 ……………………………………………………………………………43器件索引 …………………………………………………………………………………47技術(shù)支持 …………………………………………………………………………………48 德州儀器（TI）為您提供了完備的接口解決方案，使得您的產(chǎn)品別具一格，并加速了產(chǎn)品面市。憑借著在高速、復(fù)合信號電路、系統(tǒng)級芯片 (system-on-a-chip ) 集成以及先進的產(chǎn)品開發(fā)工藝方面的技術(shù)專長，我們將能為您提供硅芯片、支持工具、軟件和技術(shù)文檔，使您能夠按時的完成并將最佳的產(chǎn)品推向市場，同時占據(jù)一個具有競爭力的價格。本選擇指南為您提供與下列器件系列有關(guān)的設(shè)計考慮因素、技術(shù)概述、產(chǎn)品組合圖示、參數(shù)表以及資源信息：
上傳時間： 2013-10-21
上傳用戶：Jerry_Chow
現(xiàn)代通信技術(shù)朝著高速、精確的方向發(fā)展,尤其是高速串行通信,逐漸成為通信技術(shù)的主流,在各行各業(yè)扮演著極其重要的角色,文中簡述了高速I/O的相關(guān)技術(shù),如SERDES (串行器/解串器)技術(shù)、8B /10B編碼、COMMA字符、預(yù)加重等,并列舉了具有代表性的Xilinx公司的FPGA產(chǎn)品,展示了Rocket IO技術(shù)的實際應(yīng)用。關(guān)鍵詞:高速I/O接口; SERDES;預(yù)加重
標(biāo)簽： 接口技術(shù)
上傳時間： 2013-11-23
上傳用戶：子虛烏有
MII接口1轉(zhuǎn)2處理，可以實現(xiàn)在serdes上方便傳輸MII。
上傳時間： 2016-05-23
上傳用戶：xwd2010
SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡稱。它是一種時分多路復(fù)用(TDM)、點對點的通信技術(shù)，即在發(fā)送端多路低速并行信號被轉(zhuǎn)換成高速串行信號，經(jīng)過傳輸媒體(光纜或銅線)，最后在接收端高速串行信號重新轉(zhuǎn)換成低速并行信號。這種點對點的串行通信技術(shù)充分利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數(shù)目，從而大大降低通信成本。隨著對信息流量需求的不斷增長，傳統(tǒng)并行接口技術(shù)成為進一步提高數(shù)據(jù)傳輸速率的瓶頸。過去主要用于光纖通信的串行通信技術(shù)——SERDES正在取代傳統(tǒng)并行總線而成為高速接口技術(shù)的主流。本文闡述了介紹SERDES的架構(gòu)、關(guān)鍵技術(shù)、SERDES硬件設(shè)計要點以及測試方法。
上傳時間： 2022-06-30
上傳用戶：
Matlab應(yīng)用程序接口用戶指南
標(biāo)簽： Matlab 應(yīng)用程序 接口 用戶
上傳時間： 2013-05-15
上傳用戶：eeworm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
