電路如果存在不穩定性因素，就有可能出現振蕩。本文對比分析了傳統LDO和無片電容LDO的零極點，運用電流緩沖器頻率補償設計了一款無片外電容LDO，電流緩沖器頻率補償不僅可減小片上補償電容而且可以增加帶寬。對理論分析結果在Cadence平臺基上于CSMC0.5um工藝對電路進行了仿真驗證。本文無片外電容LDO的片上補償電容僅為3 pF，減小了制造成本。它的電源電壓為3.5~6 V，輸出電壓為3.5 V。當在輸入電源電壓6 V時輸出電流從100 μA到100 mA變化時，最小相位裕度為830，最小帶寬為4.58 MHz
上傳時間： 2014-12-24
上傳用戶：wangjin2945
IR2110是IR公司的橋式驅動集成電路芯片，它采用高度集成的電平轉換技術，大大簡化了邏輯電路對功率器件的控制要求，同時提高了驅動電路的可靠性[1]。對于我設計的含有ZCS環節的單相光伏逆變電路中有6個IGBT，只需要3片芯片即可驅動，通過dsp2812控制實現軟開關和逆變的功能，同時只需要提供3.3 V，12 V的基準電壓即可工作，在工程上大大減少了控制變壓器體積和電源數目，降低了產品成本，提高了系統可靠性。
上傳時間： 2014-01-05
上傳用戶：tom_man2008
N+緩沖層設計對PT-IGBT器件特性的影響至關重要。文中利用Silvaco軟件對PT-IGBT的I-V特性進行仿真。提取相同電流密度下，不同N+緩沖層摻雜濃度PT-IGBT的通態壓降，得到了通態壓降隨N+緩沖層摻雜濃度變化的曲線，該仿真結果與理論分析一致。對于PT-IGBT結構，N+緩沖層濃度及厚度存在最優值，只要合理的選取可以有效地降低通態壓降。
上傳時間： 2013-11-12
上傳用戶：thesk123
為降低大功率開關電源設計時功率器件的選擇、開關頻率和功率密度的提高所面臨的困難，改善單電源供電的可靠性，設計并制作程控開關電源并聯供電系統。系統由2個額定輸出功率為16 W的8 V DC/DC模塊構成的程控開關電源并聯供電系統。以STM32F103微控制器為核心芯片，通過程序控制內部DAC調節PWM主控芯片UC3845的反饋端電壓，使DC/DC模塊輸出電壓產生微小變動，進而可調整DC/DC模塊的輸出電流并實時分配各DC/DC模塊的輸出電流，軟件采用PI算法。試驗表明，系統滿載效率高于80.23%，電流分配誤差最大為1.54%；電源輸出在1 s內快速達到穩態；系統以4.5 A為閾值實現過流保護和自恢復功能。
上傳時間： 2013-11-15
上傳用戶：王慶才
利用RC高通電路的思想，針對LDO提出了一種新的瞬態增強電路結構。該電路設計有效地加快了LDO的瞬態響應速度，而且瞬態增強電路工作的過程中，系統的功耗并沒有增加。此LDO芯片設計采用SMIC公司的0.18 μm CMOS混合信號工藝。仿真結果表明：整個LDO是靜態電流為3.2 μA；相位裕度保持在90.19°以上；在電源電壓為1.8 V，輸出電壓為1.3 V的情況下，當負載電流在10 ns內由100 mA降到50 mA時，其建立時間由原來的和28 μs減少到8 μs；而在負載電流為100 mA的條件下，電源電壓在10 ns內，由1.8 V跳變到2.3 V時，輸出電壓的建立時間由47 μs降低為15 μs。
上傳時間： 2013-12-20
上傳用戶：niumeng16
為了提高現有路燈的供電效率，開發設計了單燈恒流的供電模式，在每個路燈上安裝一個體積很小的的恒流源，以保障給LED燈提供穩定、高效的恒流供電。在恒流源模塊中，恒流源芯片HV9910B可以實現了高于70 V的電壓的輸入，在不同的輸入電壓下，恒流源芯片工作在恒定關斷模式下，控制輸出BUCK電路中的開關MOSE的占空比，以輸出恒定2.2 A的電流，LED燈串聯起來作為負載，效率達到了91%以上。
上傳時間： 2013-11-08
上傳用戶：yczrl
AD7280A菊花鏈從它監控的電池單元獲得電源。ADuM5401集成一個DC/DC轉換器，用于向ADuM1201的高壓端供電，向AD7280A SPI接口提供VDRIVE電源，以及向AD7280A菊花鏈電路提供關斷信號。如果BMS低壓端的+5 V電源被拉低，則隔離器和AD7280A菊花鏈關斷。同樣，如果來自BMC的PD信號變為低電平，通過ADG849開關路由的ADuM5401低壓電源將被拉低，這也會使隔離器和AD7280A菊花鏈發生硬件關斷。
上傳時間： 2013-12-14
上傳用戶：D&L37
基于1 μm 40V BCD 工藝，使用Cadence軟件對原邊反饋AC/DC控制器進行仿真和分析。線補償技術可以使原邊反饋AC/DC電路獲得很好的負載調整率，抵消電感上所消耗的電壓和整流二極管上的壓降，使輸出達到的最佳值。在輸入加220 V交流電壓時，輸出結果最大值為5.09 V，最小值為5 V，最大負載調整率為9.609%。
上傳時間： 2013-10-20
上傳用戶：sglccwk
基于SMIC0.35 μm的CMOS工藝，設計了一種高電源抑制比，同時可在全工藝角下的得到低溫漂的帶隙基準電路。首先采用一個具有高電源抑制比的基準電壓，通過電壓放大器放大得到穩定的電壓，以提供給帶隙核心電路作為供電電源，從而提高了電源抑制比。另外，將電路中的關鍵電阻設置為可調電阻，從而可以改變正溫度電壓的系數，以適應不同工藝下負溫度系數的變化，最終得到在全工藝角下低溫漂的基準電壓。Cadence virtuoso仿真表明：在27 ℃下，10 Hz時電源抑制比（PSRR）-109 dB，10 kHz時（PSRR）達到-64 dB；在4 V電源電壓下，在-40～80 ℃范圍內的不同工藝角下，溫度系數均可達到5.6×10-6 V/℃以下。
上傳時間： 2014-12-03
上傳用戶：88mao
基于輸入28.5 VDC，輸出總功率180 W的機載計算機電源的設計，為滿足“GJB181飛機供電特性”中對飛機用電設備輸入28.5 VDC時過壓浪涌80 V/50ms的要求，采用檢測輸入電壓并控制MOSFET導通和關斷的方法，通過對該電路的理論數據分析及與實際測試數據做比較，模擬了80 V/50 ms過壓浪涌的試驗，并用示波器記錄了測試波形，得出該設計電路在輸入28.5 VDC時，可以完全滿足GJB181飛機供電特性過壓浪涌要求的結論。并通過擴展應用介紹了在其他輸入電壓類型時過壓浪涌保護電路的設計。
上傳時間： 2013-10-18
上傳用戶：cuibaigao
