用Verilog語(yǔ)言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過(guò)簡(jiǎn)單試驗(yàn),可用.沒(méi)有經(jīng)過(guò)長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!
標(biāo)簽： Verilog FPGA PWM 語(yǔ)言
上傳時(shí)間： 2013-08-16
上傳用戶：梧桐
基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n
標(biāo)簽： Verilog FPGA HDL 交通燈
上傳時(shí)間： 2013-08-18
上傳用戶：BOBOniu
有關(guān)verilog的硬件實(shí)現(xiàn)VGA設(shè)計(jì)的代碼。
標(biāo)簽： verilog VGA 硬件實(shí)現(xiàn) 代碼
上傳用戶：ghostparker
基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
標(biāo)簽： Verilog FPGA HDL 多功能
上傳用戶：問(wèn)題問(wèn)題
lab1——FPGA這個(gè)文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開(kāi)發(fā)板上實(shí)現(xiàn)
標(biāo)簽： verilog FPGA Hdl 如何使用
上傳用戶：qwe1234
verilog編寫基于fpga的鑒相器模塊
標(biāo)簽： verilog fpga 編寫 模塊
上傳時(shí)間： 2013-08-19
上傳用戶：18752787361
verilog編寫基于fpga的DDS實(shí)現(xiàn)
標(biāo)簽： verilog fpga DDS 編寫
上傳用戶：neu_liyan
verilog編寫基于FPGA的示波器核心實(shí)現(xiàn)
標(biāo)簽： verilog FPGA 編寫 示波器
上傳用戶：huql11633
這是一個(gè)用Verilog HDL語(yǔ)言編寫的交通燈程序?？梢杂肣uartus II運(yùn)行。
標(biāo)簽： Verilog HDL 語(yǔ)言 編寫
上傳用戶：alex wang
Verilog HDl代碼，學(xué)習(xí)一顆看一下
標(biāo)簽： Verilog HDl 代碼
上傳用戶：丶灬夏天
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
