· 內(nèi)容提要 本書的鮮明特色在于幫助讀者全面、正確地理解Verilog硬件描述語言的綜合。本書以電路綜合為目標(biāo)，針對(duì)各種語言結(jié)構(gòu)逐一討論了其可綜合性、仿真與綜合時(shí)的語義差別以及相關(guān)的各種相關(guān)的各種用法，給出了大量示例，對(duì)各種似是而非的用法作了對(duì)比，指出了其語義差別和所綜合出的電路在功能上的差異。本書的另一特色在于詳細(xì)介紹了設(shè)計(jì)模型的優(yōu)化技術(shù)和驗(yàn)證技術(shù)。本書內(nèi)容全面、深
標(biāo)簽： nbsp Verilog HDL 實(shí)用教程
上傳時(shí)間： 2013-07-01
上傳用戶：努力努力再努力
基于Verilog hdl語言的SRAM讀寫控制
標(biāo)簽： Verilog SRAM 讀寫 控制
上傳時(shí)間： 2013-06-07
上傳用戶：hoperingcong
·IEEE Std 1364-2001 Standard Verilog hardware description language
標(biāo)簽： nbsp description Standard hardware
上傳時(shí)間： 2013-06-20
上傳用戶：蟲蟲蟲蟲蟲蟲
四位全加器verilog源碼，簡單實(shí)用！歡迎下載
標(biāo)簽： verilog 全加器 程序
上傳時(shí)間： 2013-05-16
上傳用戶：a6697238
verilog實(shí)現(xiàn)一個(gè)AGC模塊，信號(hào)輸入位寬16位，通過統(tǒng)計(jì)64個(gè)輸入完成其功率的統(tǒng)計(jì)，然后根據(jù)功率大小對(duì)信號(hào)進(jìn)行縮放。
標(biāo)簽： verilog AGC
上傳時(shí)間： 2013-06-09
上傳用戶：sc965382896
本文主要介紹了Verilog HDL 語言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計(jì)方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡單的設(shè)計(jì)代碼并能 夠進(jìn)行一些簡單設(shè)計(jì)的Verilog HDL建模。
標(biāo)簽： Verilog HDL 入門教程
上傳用戶：mosliu
Verilog基本電路設(shè)計(jì)指導(dǎo)書，可以作為學(xué)習(xí)verilog的入門書籍
標(biāo)簽： Verilog 基本電路 設(shè)計(jì)指導(dǎo)
上傳時(shí)間： 2013-04-24
上傳用戶：20160811
華為的verilog編碼規(guī)范，寫得很不錯(cuò)！我就是用這個(gè)規(guī)范，需要的下載看看吧，免積分咯！~
標(biāo)簽： verilog 華為 編碼規(guī)范
上傳用戶：chongcongying
可編程邏輯器件 pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧，抓緊免費(fèi)下載。
標(biāo)簽： verilog fpga vhdl pld
上傳時(shí)間： 2013-08-06
上傳用戶：李彥東
基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對(duì)DDRSDRAM的簡單控制（對(duì)一系列地址的寫入和讀取）。
標(biāo)簽： DDRSDRAM Verilog Xilinx FPGA
上傳時(shí)間： 2013-08-07
上傳用戶：ainimao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<center id="kk4wo"></center>
