VCS-verilog compiled simulator是synopsys公司的產品.其仿真速度相當快,而且支持多種調用方式.該文檔是一個不錯的使用指南.
標簽： VCS-verilog simulator compiled synopsys
上傳時間： 2014-11-17
上傳用戶：lili123
仿真的過程編譯Compile VCS對源文件進行編譯，生成中間文件和可執行文件仿真Simulate運行可執行文件，對設計進行仿真調試通過觀察波形、設置斷點、追蹤信號、查看schematic等來發現錯誤，并進行糾正覆蓋率測試通過在編譯時，加入覆蓋率測試的選項、仿真后，生成包含覆蓋率信息的中間文件來顯示測試平臺的正確性和完備性。一個常見的編譯命令如下：vcs f-y+libext+-V\-P-Mupdate-o-I +V2k-R-RI-s\-debug_all+vcsd +define++timopt+<>-line\+incdir+++memopt[+2]-sverilog-mhdl +ad\-full64-comp64+nospecify +notimingcheck-ntb +race\-ova_file +vpdfile++vpdfilesize+\+vpdupdate +cli++vcs+initmem+011lxlz\+vcs+initreg+0|1lx|z +Vc-cm lineltgllcondlfsmlpathlbranch-cm_dir\-vlib-file是Verilog文件，包含了引用的module的定義，可以是絕對路徑，也可以是相對路勁。-y1ibdir是參考庫的目錄，vcs從該目錄下尋找包含引用的module的Verilog文件，這些文件的文件名必須和引用的module的名一樣+libextt++..vcs在參考庫目錄下尋找以.v和.vhd為擴展名的文件。多個擴展名之間用“+”連接。
標簽： vcs
上傳時間： 2022-07-01
上傳用戶：
Verilog-HDL實踐與應用系統設計
標簽： Verilog-HDL 實踐 應用系統
上傳時間： 2013-08-06
上傳用戶：eeworm
精通Verilog HDL：IC設計核心技術實例詳解
標簽： Verilog HDL IC設計 核心技術
上傳時間： 2013-07-24
專輯類----可編程邏輯器件相關專輯 Verilog-HDL實踐與應用系統設計-210頁-18.0M.rar
標簽： Verilog-HDL 18.0 210
上傳時間： 2013-07-23
上傳用戶：小宇NVO
專輯類-可編程邏輯器件相關專輯-96冊-1.77G Verilog-HDL實踐與應用系統設計-210頁-18.0M.pdf
上傳時間： 2013-04-24
上傳用戶：vodssv
很棒的Verilog硬件描述語言學習資料。 推薦下載?。?！
標簽： Verilog
上傳時間： 2013-06-23
上傳用戶：1101055045
verilog數字系統設計-夏宇聞教材.rar
標簽： verilog 數字系統設計 教材
上傳時間： 2013-08-04
上傳用戶：yanqie
這是華為內部的Verilog培訓資料，與大家共享?。。。?/p>
標簽： verilog 華為 教程
上傳用戶：xauthu
一種流水線CPU的verilog源代碼，里面有各個模塊的源代碼，希望對大家有幫助
標簽： Verilog CPU 流水線
上傳時間： 2013-07-14
上傳用戶：xymbian
蟲蟲下載站版權所有 京ICP備2021023401號-1
