色综合久久一区二区三区,av毛片午夜不卡高**水,婷婷丁香在线

VERILOG HDL

一個(gè)介紹VERILOG HDL的ppt文檔

一個(gè)介紹VERILOG HDL的ppt文檔，包括全部的22章。

標(biāo)簽： verilog HDL 文檔

上傳時(shí)間： 2016-03-05

上傳用戶：天涯
VERILOG HDL寫的利用fpga控制ad7865進(jìn)行多路ad數(shù)據(jù)采集的程序源代碼。

VERILOG HDL寫的利用fpga控制ad7865進(jìn)行多路ad數(shù)據(jù)采集的程序源代碼。

標(biāo)簽： verilog fpga 7865 hdl

上傳時(shí)間： 2016-03-09

上傳用戶：希醬大魔王
《設(shè)計(jì)與驗(yàn)證VERILOG HDL》光盤內(nèi)容

《設(shè)計(jì)與驗(yàn)證VERILOG HDL》光盤內(nèi)容

標(biāo)簽： Verilog HDL 光盤

上傳時(shí)間： 2013-12-02

上傳用戶：z754970244
針對(duì)多DSP 共享總線的通用信號(hào)處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計(jì), 分析了通用WDM總線驅(qū)動(dòng)程序的開發(fā)。采用VERILOG HDL 用CPLD 設(shè)計(jì)控制時(shí)序?qū)崿F(xiàn)了DS

針對(duì)多DSP 共享總線的通用信號(hào)處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計(jì), 分析了通用WDM總線驅(qū)動(dòng)程序的開發(fā)。采用VERILOG HDL 用CPLD 設(shè)計(jì)控制時(shí)序?qū)崿F(xiàn)了DSP 和 CPCI 總線橋接器PCI9054 之間的普通傳輸和高速DMA 傳輸。驅(qū)動(dòng)程序采用DriverWorks 和Windows 驅(qū)動(dòng)開發(fā)包DDK 進(jìn)行開發(fā), 具有很好的通用性和可移植性。

標(biāo)簽： Verilog 9054 CPCI CPLD

上傳時(shí)間： 2013-12-24

上傳用戶：tedo811
同步FIFO( VERILOG HDL )

同步FIFO( VERILOG HDL )

標(biāo)簽： Verilog FIFO HDL

上傳時(shí)間： 2013-12-20

上傳用戶：源碼3
硬件描述語言VERILOG HDL語法講解

硬件描述語言VERILOG HDL語法講解，附實(shí)例，該教程通俗易懂。

標(biāo)簽： verilog HDL 硬件描述語言

上傳時(shí)間： 2014-12-08

上傳用戶：yt1993410
中文版VERILOG HDL 簡(jiǎn)明教程。HTML格式

中文版VERILOG HDL 簡(jiǎn)明教程。HTML格式，簡(jiǎn)單易懂，對(duì)與初學(xué)者而言絕對(duì)是好用，易用的東東。

標(biāo)簽： Verilog HTML HDL 簡(jiǎn)明教程

上傳時(shí)間： 2013-12-22

上傳用戶：小眼睛LSL
actel A3P250 fpga用VERILOG HDL語言實(shí)現(xiàn)串口功能的源代碼

actel A3P250 fpga用VERILOG HDL語言實(shí)現(xiàn)串口功能的源代碼

標(biāo)簽： VERILOG A3P250 actel fpga

上傳時(shí)間： 2013-12-23

上傳用戶：aa17807091
采用VERILOG HDL語言編寫的數(shù)字頻率計(jì)

采用VERILOG HDL語言編寫的數(shù)字頻率計(jì)，被測(cè)波形分別為方波、三角波和正弦波；采用6個(gè)數(shù)碼管顯示結(jié)果，三檔量程可調(diào)，工程價(jià)值很高，

標(biāo)簽： Verilog HDL 語言編寫

上傳時(shí)間： 2016-03-21

上傳用戶：kr770906
采用VERILOG HDL語言編寫的交通燈控制系統(tǒng)

采用VERILOG HDL語言編寫的交通燈控制系統(tǒng)，這是一個(gè)完整的畢設(shè)課題，分別有分頻、顯示譯碼、倒計(jì)時(shí)和動(dòng)態(tài)顯示驅(qū)動(dòng)模塊，實(shí)用價(jià)值很高，

標(biāo)簽： Verilog HDL 語言編寫

上傳時(shí)間： 2016-03-21

上傳用戶：R50974

主站蜘蛛池模板：钦州市| 河间市| 岢岚县| 松阳县| 弥渡县| 南丰县| 南安市| 大渡口区| 通城县| 铜山县| 楚雄市| 白银市| 巨野县| 温州市| 江阴市| 包头市| 临海市| 双江| 峡江县| 岱山县| 克拉玛依市| 云霄县| 淮北市| 南和县| 偏关县| 凤翔县| 安塞县| 惠水县| 安阳市| 台前县| 宁乡县| 阿坝县| 新泰市| 纳雍县| 南昌市| 泗洪县| 建始县| 会同县| 明光市| 嘉义市| 上高县|

<pre id="mqweo"></pre>

<bdo id="mqweo"></bdo>

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

VERILOG HDL

一個(gè)介紹VERILOG HDL的ppt文檔

VERILOG HDL寫的利用fpga控制ad7865進(jìn)行多路ad數(shù)據(jù)采集的程序源代碼。

《設(shè)計(jì)與驗(yàn)證VERILOG HDL》光盤內(nèi)容

針對(duì)多DSP 共享總線的通用信號(hào)處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計(jì), 分析了通用WDM總線驅(qū)動(dòng)程序的開發(fā)。采用VERILOG HDL 用CPLD 設(shè)計(jì)控制時(shí)序?qū)崿F(xiàn)了DS

同步FIFO( VERILOG HDL )

硬件描述語言VERILOG HDL語法講解

中文版VERILOG HDL 簡(jiǎn)明教程。HTML格式

actel A3P250 fpga用VERILOG HDL語言實(shí)現(xiàn)串口功能的源代碼

采用VERILOG HDL語言編寫的數(shù)字頻率計(jì)

采用VERILOG HDL語言編寫的交通燈控制系統(tǒng)