日韩成人动漫,欧美电影免费观看高清完整,一区二区欧美视频

VERILOG-HDL

中文版Verilog HDL 簡明教程。HTML格式

中文版Verilog HDL 簡明教程。HTML格式，簡單易懂，對與初學(xué)者而言絕對是好用，易用的東東。

標(biāo)簽： Verilog HTML HDL 簡明教程

上傳時(shí)間： 2013-12-22

上傳用戶：小眼睛LSL
actel A3P250 fpga用VERILOG HDL語言實(shí)現(xiàn)串口功能的源代碼

actel A3P250 fpga用VERILOG HDL語言實(shí)現(xiàn)串口功能的源代碼

標(biāo)簽： VERILOG A3P250 actel fpga

上傳時(shí)間： 2013-12-23

上傳用戶：aa17807091
采用Verilog HDL語言編寫的數(shù)字頻率計(jì)

采用Verilog HDL語言編寫的數(shù)字頻率計(jì)，被測波形分別為方波、三角波和正弦波；采用6個(gè)數(shù)碼管顯示結(jié)果，三檔量程可調(diào)，工程價(jià)值很高，

標(biāo)簽： Verilog HDL 語言編寫

上傳時(shí)間： 2016-03-21

上傳用戶：kr770906
采用Verilog HDL語言編寫的交通燈控制系統(tǒng)

采用Verilog HDL語言編寫的交通燈控制系統(tǒng)，這是一個(gè)完整的畢設(shè)課題，分別有分頻、顯示譯碼、倒計(jì)時(shí)和動(dòng)態(tài)顯示驅(qū)動(dòng)模塊，實(shí)用價(jià)值很高，

標(biāo)簽： Verilog HDL 語言編寫

上傳時(shí)間： 2016-03-21

上傳用戶：R50974
采用Verilog HDL語言編寫的多功能數(shù)字鐘

采用Verilog HDL語言編寫的多功能數(shù)字鐘，包括四個(gè)功能：時(shí)間顯示與設(shè)置、秒表、鬧鐘、日期顯示與設(shè)置，源代碼對FPGA和CPLD學(xué)習(xí)者價(jià)值很高，

標(biāo)簽： Verilog HDL 語言編寫

上傳時(shí)間： 2016-03-21

上傳用戶：270189020
采用Verilog HDL語言編寫的實(shí)用電梯控制器

采用Verilog HDL語言編寫的實(shí)用電梯控制器，這是一個(gè)在實(shí)驗(yàn)室里模擬的項(xiàng)目，分為主控制器與分控制器，主控制器完成運(yùn)行方向、顯示樓層、關(guān)開電梯門、與分控制器通訊等功能；分控制器是在每一層的設(shè)備，實(shí)現(xiàn)顯示電梯當(dāng)前所在樓層、接收乘客上升下降要求等功能。此代碼對控制類相關(guān)的學(xué)習(xí)者價(jià)值很高，

標(biāo)簽： Verilog HDL 語言編寫

上傳時(shí)間： 2014-01-23

上傳用戶：日光微瀾
采用Verilog HDL語言編寫的步進(jìn)電機(jī)位置系統(tǒng)

采用Verilog HDL語言編寫的步進(jìn)電機(jī)位置系統(tǒng)，實(shí)現(xiàn)步進(jìn)電機(jī)的定速、加速、減速、定位，且速率和加減速度都能做到連續(xù)可調(diào)的程序，對控制類相關(guān)的學(xué)習(xí)者價(jià)值很高

標(biāo)簽： Verilog HDL 語言編寫

上傳時(shí)間： 2016-03-21

上傳用戶：aix008
采用Verilog HDL語言編寫的直流電動(dòng)機(jī)控制系統(tǒng)

采用Verilog HDL語言編寫的直流電動(dòng)機(jī)控制系統(tǒng)，主要完成直流電動(dòng)機(jī)的速度控制，典型的三閉環(huán)(位置、轉(zhuǎn)速和電流反饋)直流電機(jī)控制系統(tǒng)，對控制類相關(guān)的學(xué)習(xí)者價(jià)值很高

標(biāo)簽： Verilog HDL 語言編寫

上傳時(shí)間： 2014-01-19

上傳用戶：weiwolkt
Verilog HDL語言的PPT教程。包括簡介、邏輯概念、語法和示例。

Verilog HDL語言的PPT教程。包括簡介、邏輯概念、語法和示例。

標(biāo)簽： Verilog HDL 語言

上傳時(shí)間： 2013-12-08

上傳用戶：liglechongchong
設(shè)計(jì)CPU方法及流程！VERILOG hdl

設(shè)計(jì)CPU方法及流程！VERILOG hdl

標(biāo)簽： VERILOG CPU hdl 流程

上傳時(shí)間： 2016-03-30

上傳用戶：2404

<rt id="846ms"></rt>