用VERILOG實現濾波器的功能，通過軟件綜合仿真，在利用FPGA實現
標簽： VERILOG 濾波器
上傳時間： 2013-12-14
上傳用戶：lanhuaying
ALTERA sdram vhdl與VERILOG參考設計
標簽： VERILOG ALTERA sdram vhdl
上傳時間： 2014-01-03
上傳用戶：趙云興
用VERILOG寫的很好的cpu core
標簽： VERILOG core cpu
上傳時間： 2015-04-17
上傳用戶：海陸空653
初學VERILOG HDL時 找的好資料 大家共享
標簽： VERILOG HDL 家
上傳時間： 2015-04-19
上傳用戶：wfeel
一個很好的利用VERILOG編程實現的cpu程序，一定要好好利用。
標簽： VERILOG cpu 編程實現 程序
上傳時間： 2015-04-20
上傳用戶：luopoguixiong
是VERILOG例子。初級適用。包括了簡單的例子。
標簽： VERILOG
上傳時間： 2013-12-25
上傳用戶：lixinxiang
VERILOG HDL程序，對硬件開發有興趣或需要的朋友趕快down下來
標簽： VERILOG HDL 程序
上傳時間： 2014-12-09
上傳用戶：com1com2
openaccess與VERILOG互相轉化時所用的源代碼，在安裝了openaccess的windows和linux上都可以使用。
標簽： openaccess VERILOG 轉化 源代碼
上傳時間： 2015-04-23
上傳用戶：maizezhen
用VERILOG DHL語言編寫的一個數字鐘程序,除了基本計數,還具有校時,鬧鐘功能
標簽： VERILOG DHL 語言 編寫
上傳時間： 2013-12-15
上傳用戶：維子哥哥
pic cpu source code. it is writed in the VERILOG source code. it can work on the 40Mhz high speed.
標簽： source code the VERILOG
上傳時間： 2014-01-22
上傳用戶：曹云鵬
蟲蟲下載站版權所有 京ICP備2021023401號-1
